Re: [問題] 供應電源雜訊對LDO power mos的影響
電源雜訊到輸出的增益 ,
說穿了就是 VDD 到 VOUT 的 transfer function,
分析這個東西應該要把所有 path 跟 loop 一起看,
而對於最基本的LDO來說, 其實主要也就一個 loop :
包含了 OP 的 gain stage (Av), resistor ratio (β), 接著經由 power MOS 到 VOUT.
而 path 則是 VDD 經由 power MOS (S->D or D->S) 到 VOUT 的路徑.
然後 transfer function = path / 1-loop.
Assume 現在是 PMOS type 的 LDO,
那麼 path 的確就是 一個 CG 組態的放大器 (powe MOS的 S 端到 D 端) .
然後 loop 則是 β -> Av -> 再經過一個CS組態的放大器 (power MOS的 G 端到 D 端).
在loop gain 夠高的情況下, 剛剛的 TF 約略會等於 path/loop.
因為 CG 跟 CS 的 gain 大小差不多,
相除抵銷後, 之後 PSRR 約略就是 1/ (β*Av), 也就是 OP gain 越高, PSRR 就越好.
如果現在是 NMOS type 的 LDO,
那麼 path 就是從 power MOS 的 D 端到 S 端,
這種組態我習慣叫他 CG attenuator,
此時的 input 是 ro , output是 1/gm, 這組態的 intrinsic gain ~ 1/(gmro).
跟 CG amplifer 的方向相反, 並不像你說的一樣可以調換....
因此 path 其實是一個縮小器, 把電源的雜訊變小,
然後 loop 則是 β -> Av -> 再經過 source follower (powe MOS的 G 端到 S 端),
在 TF 約略等於 path/loop 相除之後,
PSRR 約等於 1/ (β*Av*gmro), 會比 PMOS type 的 LDO 強一些,
就差在這裡多了一個 power MOS 的 attenuated gain.
※ 引述《nick236 (阿嘎)》之銘言：
: 以PMOS作為Mp的話
: source端的VDD雜訊對輸出增益是gmRo
: gate端雜訊對輸出增益則是-gmRo
: 兩者可以相抵銷
: 但是以NMOS作為Mp
: 以gate端雜訊為輸入來看就是source follower
: 但是以這時位於drain端的VDD雜訊為輸入呢? 他有gain嗎?
: 因為我們在layout中的Source端Drain端是沒有差異的
: 所以我很好奇這時候是否要看成common gate組態
: 但是若看成common gate就不是在飽和區工作了 所以應該沒有gain吧
: 我這樣想是對的嗎-->以NMOS作為power mos是看不到Drain端VDD雜訊的(先不管前面OP)
--
※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 123.195.52.96
※ 文章網址: https://www.ptt.cc/bbs/Electronics/M.1476020108.A.861.html
※ 編輯: purehunter (123.195.52.96), 10/09/2016 21:42:40
推
10/10 01:10, , 1F
10/10 01:10, 1F
推
10/13 22:08, , 2F
10/13 22:08, 2F
→
10/13 22:09, , 3F
10/13 22:09, 3F
討論串 (同標題文章)
本文引述了以下文章的的內容：
完整討論串 (本文為第 2 之 2 篇)：