[問題] 供應電源雜訊對LDO power mos的影響

看板Electronics作者nick236 (阿嘎)時間7年前 (2016/09/08 20:28)推噓1(1推 0噓 5→)

留言6則, 3人參與討論串1/2 (看更多)

以PMOS作為Mp的話 source端的VDD雜訊對輸出增益是gmRo gate端雜訊對輸出增益則是-gmRo 兩者可以相抵銷但是以NMOS作為Mp 以gate端雜訊為輸入來看就是source follower 但是以這時位於drain端的VDD雜訊為輸入呢? 他有gain嗎? 因為我們在layout中的Source端Drain端是沒有差異的所以我很好奇這時候是否要看成common gate組態但是若看成common gate就不是在飽和區工作了所以應該沒有gain吧我這樣想是對的嗎-->以NMOS作為power mos是看不到Drain端VDD雜訊的(先不管前面OP) -- ※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 120.126.10.79 ※ 文章網址: https://www.ptt.cc/bbs/Electronics/M.1473337736.A.A29.html

→

cpyi

09/09 01:52, , 1^F

09/09 01:52, 1^F

→

cpyi

09/09 01:52, , 2^F

09/09 01:52, 2^F

→

nick236

09/09 11:50, , 3^F

09/09 11:50, 3^F