看板 [ Electronics ]
討論串[問題] 供應電源雜訊對LDO power mos的影響
共 2 篇文章
內容預覽： 開啟 | 關閉 | 只限未讀
首頁
上一頁
1
下一頁
尾頁
#2
Re: [問題] 供應電源雜訊對LDO power mos的影響
推噓2(2推 0噓 1→)留言3則，0人參與, 最新作者purehunter (小獵人)時間9年前 (2016/10/09 21:35), 9年前編輯資訊
0
0
0
內容預覽:
電源雜訊到輸出的增益 ,. 說穿了就是 VDD 到 VOUT 的 transfer function,. 分析這個東西應該要把所有 path 跟 loop 一起看,. 而對於最基本的LDO來說, 其實主要也就一個 loop :. 包含了 OP 的 gain stage (Av), resistor
(還有812個字)
#1
[問題] 供應電源雜訊對LDO power mos的影響
推噓1(1推 0噓 5→)留言6則，0人參與, 最新作者nick236 (阿嘎)時間9年前 (2016/09/08 20:28), 編輯資訊
0
0
0
內容預覽:
以PMOS作為Mp的話. source端的VDD雜訊對輸出增益是gmRo. gate端雜訊對輸出增益則是-gmRo. 兩者可以相抵銷. 但是以NMOS作為Mp. 以gate端雜訊為輸入來看就是source follower. 但是以這時位於drain端的VDD雜訊為輸入呢? 他有gain嗎?. 因為
(還有118個字)
首頁
上一頁
1
下一頁
尾頁