Re: [問題] OPA設計時負載電容的選擇?
一點淺見，提供給您參考，歡迎指教~
以OP來說，只要你能夠給無限量的電流，基本上多大的電容都推得動。當然這不是我們想
要做的事情，因此，我們會根據系統所需要的操作速度而決定OP的頻寬。
舉個簡單的例子，假設你要做一個unit gain buffer，輸入訊號頻率是10 MHz，那麼OP至
少就要有10 MHz以上的GBW，才能確保訊號完整傳輸。
假設我們用fold cascode來做unit gain buffer(只是舉例，事實上fold cascode要做
buffer得視情況做一些架構變動)，根據公式告訴我們fold cascode的GBW為gm/(2*pi*CL)
GBW已知要10 MHz，剩下的就是CL的假設。您可能會好奇，為什麼不是假設gm?因為gm代表
著所需要消耗的電流大小，我希望藉由假設電路需要驅動的CL後進而求出gm，此時的gm才
不會是一個over design，因為gm關係著整體的功耗。
雖然說CL是假設，但事實上，CL蠻容易評估的。CL不外乎就是
1.OP本身的雜散電容(Cdb、Cgd)，以雜散等級來說，通常是在0.XpF附近
2.輸出端要推動的負載電容，假設你的OP輸出直接用示波器探棒量測，那根據探棒的種
類，從個位數到20pF都有可能(一般而言探棒上會標註)
3.另外有可能就是unit gain buffer推的是另外一顆OP，那您的負載電容就是另外一顆
OP的輸入電容
4.Layout造成的寄生電容
我們已1+2+4的情況來看，我預估雜散約在0.5pF、探棒上面標示著10pF、Layout大約0.1p
，因此我預估CL為10+0.5+0.1=10.6pF，所以我所需要的
gm=(10.6e-12)*10e6*2*pi=0.665 mA/V
求得gm之後我就可以設計OP所需要的偏壓電流以及W/L的值(這裡就有很多流派的設計方法
了，我習慣使用gm/id來設計)，基本上到這裡，您應該可以大略推算出整體消耗的電流會
是多少了。
至於變動CL會造成GBW的變化，由上述的公式就可以看出絕對的關係。若是fold cascode
的話，基本上是單極點系統，除非size大得誇張，否則PM應該落於90度附近。如果改變CL
造成PM變動很大的話，大多是因為您雙/多極點系統頻率補償上沒做好。以Two stage
miller OP的架構來說，若不是第二級的電流過小，就是米勒補償的電容太小。
※ 引述《zxc44560 (拉基)》之銘言：
: 大家好，
: 我想問的是平常在設計OPA時掛在Vout的CL負載電容，看過CL的範圍有0.1pF~10pF。
: 我查網路上說。
: CL為等效電容負載，可視為輸出端、負載與其他雜散電容等的總和。
: 我之前大學做專題時，教授是跟我說電容值越大代表你的OPA驅動能力越好，
: 所以設計OPA時負載電容會掛大一點，方便之後電路的設計?
: 但是我現在做時，教授是跟我說CL代表你的畫layout後的電路的寄生電容。
: 應該就跟網路上查的意思差不多的?
: 但我嘗試過設計時CL更動，PM跟GBW會差異非常大。
: 所以想問問正確的意思是甚麼以及要怎麼選擇CL負載電容的電容值。
: 謝謝。
--
※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 1.169.140.28
※ 文章網址: https://www.ptt.cc/bbs/Electronics/M.1475165985.A.90C.html
推
09/30 00:58, , 1F
09/30 00:58, 1F
推
10/01 14:07, , 2F
10/01 14:07, 2F
→
10/01 17:39, , 3F
10/01 17:39, 3F
→
10/01 22:16, , 4F
10/01 22:16, 4F
→
10/02 00:59, , 5F
10/02 00:59, 5F
討論串 (同標題文章)
本文引述了以下文章的的內容：
完整討論串 (本文為第 2 之 2 篇)：