看板 [ Electronics ]
討論串[問題] OPA設計時負載電容的選擇?
共 2 篇文章
內容預覽： 開啟 | 關閉 | 只限未讀
首頁
上一頁
1
下一頁
尾頁
#2
Re: [問題] OPA設計時負載電容的選擇?
推噓2(2推 0噓 3→)留言5則，0人參與, 最新作者wwwok (AIC)時間9年前 (2016/09/30 00:19), 編輯資訊
0
0
0
內容預覽:
一點淺見，提供給您參考，歡迎指教~. 以OP來說，只要你能夠給無限量的電流，基本上多大的電容都推得動。當然這不是我們想要做的事情，因此，我們會根據系統所需要的操作速度而決定OP的頻寬。. 舉個簡單的例子，假設你要做一個unit gain buffer，輸入訊號頻率是10 MHz，那麼OP至少就要有1
(還有857個字)
#1
[問題] OPA設計時負載電容的選擇?
推噓3(3推 0噓 10→)留言13則，0人參與, 最新作者zxc44560 (拉基)時間9年前 (2016/09/29 22:07), 編輯資訊
0
0
0
內容預覽:
大家好，. 我想問的是平常在設計OPA時掛在Vout的CL負載電容，看過CL的範圍有0.1pF~10pF。. 我查網路上說。. CL為等效電容負載，可視為輸出端、負載與其他雜散電容等的總和。. 我之前大學做專題時，教授是跟我說電容值越大代表你的OPA驅動能力越好，. 所以設計OPA時負載電容會掛大一
(還有100個字)
首頁
上一頁
1
下一頁
尾頁