[問題] 阻抗匹配設計時為何不用考慮頻率?

看板Electronics作者 (此方不可長)時間10年前 (2015/06/21 12:43), 編輯推噓9(9014)
留言23則, 8人參與, 最新討論串1/2 (看更多)
請教一個問題: 一般高速訊號在設計時要考慮阻抗匹配的問題, 可是不論是自己套公式, 還是請板廠計算, 都不需要提供頻率, 這我實在不懂: 難道阻抗在任何頻率上會保持一致嗎? 請教這個狀況的原因是什麼, 謝謝 -- (鳥籠公投法修正)簡單多數制、降低連署門檻、廢除審議委員會、可直接公投立修法 (選罷法修正)罷免可宣傳、罷免連署門檻降低、罷免門檻降低、簡單多數制(政黨法 立法)政黨法立法、國民黨黨產歸還(立法院席次修正)聯立制、降政黨門檻、票票等 值、增加席次、交錯任期制(陽光法案修正)財產來源不明罪修正、政治獻金刑法罪、 獻金公告上網(議會自治事項)選議長具名表決 國民黨尚未倒! 請繼續努力! -- ※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 1.162.84.221 ※ 文章網址: https://www.ptt.cc/bbs/Electronics/M.1434861798.A.3EE.html

06/22 07:24, , 1F
因為好險特性阻抗和DC值相比飄的不太厲害 將就用還沒出事
06/22 07:24, 1F

06/22 19:18, , 2F
因為1G和5G時阻抗差不多吧?怎麼會說阻抗不一樣呢@@?
06/22 19:18, 2F

06/22 19:50, , 3F
阻抗匹配是輸入前後部件的總阻抗吧?只要連接點無損失就好?
06/22 19:50, 3F

06/22 19:53, , 4F
而且頻率改變阻抗會變幾乎都指電感元件吧 請高手解說
06/22 19:53, 4F

06/22 23:17, , 5F
Zin=ZL(阻抗形式應該是a+jb吧)頻率↑ 阻抗還是相同吧?
06/22 23:17, 5F

06/22 23:18, , 6F
相同指的是兩邊的阻抗 ((是這樣嗎@@?
06/22 23:18, 6F

06/23 06:48, , 7F
板廠給的是傳輸線阻抗Z0,如果線是均勻的,那Z0就差
06/23 06:48, 7F

06/23 06:48, , 8F
不了多少,如果你是說ZL不匹配造成ZIN不同,那不是板
06/23 06:48, 8F

06/23 06:48, , 9F
廠的事。
06/23 06:48, 9F

06/23 06:52, , 10F
那如果你指的阻抗Z0不同是考慮fr4編織,材料,銅表面
06/23 06:52, 10F

06/23 06:52, , 11F
粗糙...等在好幾十GHz造成的些微差異,那就另當別論嚕
06/23 06:52, 11F

06/23 14:40, , 12F
廣義上,走線上任取一點都有Z(往前)=Z*(往後),才能稱作
06/23 14:40, 12F

06/23 14:41, , 13F
阻抗匹配,若是單純一條走線情況會簡化如7F所言
06/23 14:41, 13F

06/23 14:44, , 14F
另外,5f應無法斷言ZL=a+jb是會不會隨頻率變化.
06/23 14:44, 14F

06/23 14:46, , 15F
除非能掌握其對應等效電路.
06/23 14:46, 15F

06/25 01:38, , 16F
因為低頻沒啥事啊
06/25 01:38, 16F

06/25 12:04, , 17F
因為板廠的模擬本來就只模擬低頻(結束)
06/25 12:04, 17F

06/26 18:10, , 18F
感謝各位回覆
06/26 18:10, 18F

06/26 21:33, , 19F
用POLAR去算的話,我記得有頻率 vs 阻抗的圖表可以看
06/26 21:33, 19F

06/26 22:07, , 20F
除非你有你要用的PCB所有介電材不同頻率的Er值然後特地去
06/26 22:07, 20F

06/26 22:08, , 21F
算,問題是高低頻的Er值相差就不會很多,第二、一般的計算
06/26 22:08, 21F

06/26 22:09, , 22F
在30M以下就沒甚麼好計較、30M以上如果是單端==>DDR之類的
06/26 22:09, 22F

06/26 22:09, , 23F
按照layout guide tune、差動的更沒有差。
06/26 22:09, 23F
文章代碼(AID): #1LXa3cFk (Electronics)
文章代碼(AID): #1LXa3cFk (Electronics)