[問題]差動對輸入MOS在weak inversion的好處?
最近拿到一些學長的OP設計範例,
發現在設計differential pair的輸入電晶體時,
有幾乎一半以上的例子都沒有把這兩顆MOS設計在飽和區,
上網查資料還有爬一下本版的相關討論,
好像有提到這種做法是為了降低功率,
請問低功率是這種設計的唯一好處嗎?
(因為gain好像會降低不少)
另外只有differential pair的輸入電晶體能設計在非飽和區嗎?
如果是第二級輸入電晶體設計在非飽和區可行嗎?
希望有相關經驗的人能給一些提示,
感謝!!
--
※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 202.39.226.12
※ 文章網址: https://www.ptt.cc/bbs/Electronics/M.1432104560.A.159.html
→
05/20 16:43, , 1F
05/20 16:43, 1F
→
05/20 16:43, , 2F
05/20 16:43, 2F
→
05/20 16:44, , 3F
05/20 16:44, 3F
討論串 (同標題文章)
以下文章回應了本文：
完整討論串 (本文為第 1 之 2 篇)：