看板 [ Electronics ]
討論串[問題]差動對輸入MOS在weak inversion的好處?
共 2 篇文章
內容預覽： 開啟 | 關閉 | 只限未讀
首頁
上一頁
1
下一頁
尾頁
#2
Re: [問題]差動對輸入MOS在weak inversion的好處?
推噓7(7推 0噓 7→)留言14則，0人參與, 最新作者jamtu (月光下的智慧)時間10年前 (2015/05/21 01:31), 10年前編輯資訊
0
1
0
內容預覽:
weak inversion:. W/L很大，電流相對小. 優點：gm/ID很大，頻寬比較寬，gain比較大，VGS比較小. 缺點：W/L較大導致寄生電容大，model較無涵蓋，製程品質不好的model可能會fail. offset主要由VTH決定，相較於strong inversion較大. tr
(還有393個字)
#1
[問題]差動對輸入MOS在weak inversion的好處?
推噓0(0推 0噓 3→)留言3則，0人參與, 最新作者woko (孤.獨.一.痕)時間10年前 (2015/05/20 14:49), 編輯資訊
0
0
0
內容預覽:
最近拿到一些學長的OP設計範例,. 發現在設計differential pair的輸入電晶體時,. 有幾乎一半以上的例子都沒有把這兩顆MOS設計在飽和區,. 上網查資料還有爬一下本版的相關討論,. 好像有提到這種做法是為了降低功率,. 請問低功率是這種設計的唯一好處嗎?. (因為gain好像會降低不
(還有54個字)
首頁
上一頁
1
下一頁
尾頁