Re: [問題] FPGA的繞線架構比較

看板Electronics作者 (great)時間11年前 (2014/08/25 21:58), 6年前編輯推噓1(1017)
留言18則, 2人參與, 最新討論串2/2 (看更多)
FPGA routing: 就FPGA (Altera為例) 是有許多羅輯方塊組成 就像一個棋盤狀的城市 一般FPGA繞線是一個固定的架構 你可以想像一個城市鋪好了一堆直的橫的鐵軌 但並沒有做好各種入口讓車流上去 這些鐵軌有長有短 在FPGA裡通稱tracks 它有width and length兩種數值 width代表路上有幾條鐵軌 length代表某條鐵軌有多長(每隔一定長度要加連接器或是轉向器) 另止有兩種東西connection block (CB) and switch block (SB) CB就像是入口可以讓火車進去或是出來 SB就像是鐵軌的轉向器或是連接器 回到一般的概念 像是C4 R4這種設定 代表column 4 在列的方向有長度為4的track R> row 同理可知 (一單位長度所代表的意義就是一個羅輯方塊大小) 今天所說的direct link 其實就是length1的tracks 但它沒有SB 只連接到旁邊的羅輯方塊就停止 不做任何轉向或是續接的動作 但他會有一堆CB 讓信號可以傳送出去 至於這些東西的用法和時間 是個相當複雜的問題 最簡單的方法就是讓logic & physical synthesis tool決定 原則上placement愈好 (排的愈近愈緊) performance愈好 但很怪異的是 事實上並不全然是如此 還要看羅輯使用率有多高 愈高的情況下反而排的愈緊愈不好 ※ 引述《shefiroth26 (shefiroth)》之銘言: : 如題,想請教一下版上的各位前輩一些FPGA架構的問題 : 在Altera的Stratix系列中,有一種繞線架構(Interconnect) : 稱作 Direct Link Interconnect, : 在handbook上的介紹說 : The direct link interconnect allows the LAB to drive into : the local interconnect of its left and right neighbors. : 意思大概是指兩個相鄰的的block間的訊號可以經由direct link架構直接連接, : 而不用走一般的繞線架構(如C4和R4等), : 所以delay會比較小, : 我這邊的參考數據顯示走direct link大概會是155ps, : 如果走一般繞線架構的話幾乎要花300ps。 : Quartus II的placement結果也會盡量讓有訊號相連的兩個block放在相鄰的位置。 : 我想的問題是 Xilinx的板子是否也有類似的架構? : 也就是可以讓鄰近的block快速溝通的interconnect : 謝謝! -- If I die tomorrow I'd be allright Because I believe That after we're gone The spirit carries on -- ※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 150.212.90.70 ※ 文章網址: http://www.ptt.cc/bbs/Electronics/M.1408975105.A.AE2.html

08/25 23:52, , 1F
先謝謝您的回應 這篇文章我大致上了解
08/25 23:52, 1F

08/25 23:52, , 2F
畢竟我研究方向是針對現今FPGA架構提出CAD
08/25 23:52, 2F

08/25 23:53, , 3F
direct link我不會把當作R1 而是獨立出來看
08/25 23:53, 3F

08/25 23:53, , 4F
畢竟他不會藉由SB跟其他線相連
08/25 23:53, 4F

08/25 23:54, , 5F
現今業界架構主要的短線大多為C4 R4
08/25 23:54, 5F

08/25 23:54, , 6F
C1 R1 C2 R2 好像是很久以前的架構 或是
08/25 23:54, 6F

08/25 23:55, , 7F
學界paper的虛擬架構才會出現
08/25 23:55, 7F

08/25 23:58, , 8F
對於業界用這種以C4 R4為主的趨勢 不知是否有論文
08/25 23:58, 8F

08/25 23:59, , 9F
提出相關實驗證明這樣效果比較好?
08/25 23:59, 9F

08/26 00:44, , 10F
有的 因為我也在做這種研究 你要的話可以私下討論吧
08/26 00:44, 10F

08/26 00:44, , 11F
我會把direct link當成special tracks會容易些
08/26 00:44, 11F

08/26 00:45, , 12F
基本上我認為他在某種程度上跟fast track(out to in)
08/26 00:45, 12F

08/26 00:45, , 13F
應該是相連 這樣會快速的得到訊號並通過crossbar返回
08/26 00:45, 13F

08/26 00:46, , 14F
一般這種資料都是公司官網會有 還有就是在patent上
08/26 00:46, 14F

08/26 00:47, , 15F
至於相對應arch設計概念可以去U toronto的文章找
08/26 00:47, 15F

08/26 00:47, , 16F
CAD的話就是jason cong了
08/26 00:47, 16F

08/26 00:51, , 17F
至於c4 r4會不會比較好 有個東西叫vpr (vtr)可以讓你
08/26 00:51, 17F

08/26 00:51, , 18F
試出來那一個比較好
08/26 00:51, 18F
※ 編輯: mmonkeyboyy (69.124.126.13), 06/01/2019 14:56:08
文章代碼(AID): #1J-q41hY (Electronics)
文章代碼(AID): #1J-q41hY (Electronics)