[問題] FPGA的繞線架構比較
如題，想請教一下版上的各位前輩一些FPGA架構的問題
在Altera的Stratix系列中，有一種繞線架構(Interconnect)
稱作 Direct Link Interconnect，
在handbook上的介紹說
The direct link interconnect allows the LAB to drive into
the local interconnect of its left and right neighbors.
意思大概是指兩個相鄰的的block間的訊號可以經由direct link架構直接連接，
而不用走一般的繞線架構(如C4和R4等)，
所以delay會比較小，
我這邊的參考數據顯示走direct link大概會是155ps，
如果走一般繞線架構的話幾乎要花300ps。
Quartus II的placement結果也會盡量讓有訊號相連的兩個block放在相鄰的位置。
我想的問題是 Xilinx的板子是否也有類似的架構?
也就是可以讓鄰近的block快速溝通的interconnect
謝謝!
--
※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 140.112.48.61
※ 文章網址: http://www.ptt.cc/bbs/Electronics/M.1408936199.A.A73.html
推
08/25 12:03, , 1F
08/25 12:03, 1F
→
08/25 12:04, , 2F
08/25 12:04, 2F
→
08/25 12:26, , 3F
08/25 12:26, 3F
推
08/25 21:27, , 4F
08/25 21:27, 4F
→
08/25 21:28, , 5F
08/25 21:28, 5F
→
08/25 21:28, , 6F
08/25 21:28, 6F
推
08/26 00:50, , 7F
08/26 00:50, 7F
討論串 (同標題文章)