Re: [問題] SRAM與Flash Memory
※ 引述《Baneling (爆炸一哥)》之銘言：
: 各位大大安安
: 小的有關於SRAM與flash memory的問題需要解惑一下
: 希望有相關知識的強者可以幫忙一下 Orz
: 事情是這樣的，在我現階段設計的系統晶片裡面需要低功耗的記憶裝置
: 寫入的速度很慢約1KHz，讀取的速度較快約為速百KHz，總容量大約是1kbits
: (我知道規格很怪異... 系統用途特殊沒辦法)
: 目前用TSMC 0.18um的製程可以設計出操作供應電源為0.7V，功耗還算頗低的SRAM
: 本身對於SRAM的了解有一定的基本程度(但也只設計過6T架構)
: 比方說SNM或者WM之類的參數都能再設計階段納入考量
: 但是有關於flash memory相關的資訊讓我有點困惑
: 1.在類似的應用(低讀寫速度,低電壓,低功耗)
: Flash memory是否能比SRAM達到更低功耗的效果 (面積沒關係 Orz)
就算面積不考慮，flash memory不可能比SRAM更低功耗。
寫入(Program)與抹除(Erase)耗的電量約數個～數十mA級。
讀取(Read)約數個mA級。
ps.目前產品最低操作電壓是1.8V（1.65V~2.0V）與3V(2.7V~3.6V)兩種。
: 2.在標準CMOS製程(使用CIC提供的TSMC18um製程)中能否實現flash memory的設計
就embedded flash而言(1PXM)，是可以，但必須多增加光罩數目。(至少要一種poly)
若是一般的flash, CIC如果有提供2P3M以上的製程，應該可以達成。(至少要兩種poly)
不過，不能使用邏輯製程，因為flash memory需要用到高壓元件(5V以上)，作為
high voltage switch與charge pump使用。
: 因為還不確定是否該投入心力去看flash memory的資料
: 所以上來問問有相關知識的強者 謝謝回答 QQ
1Kbit的話，還是乖乖使用SRAM吧，flash memoey起碼用到512Kb以上才划算。
不然光是週邊電路耗去的面積就比本身的array還大。
題外話，目前的flash memory裡頭也塞了塊小容量的SRAM在裡面。
--
在臺灣，何謂R&D工程師?
1.Reverse and Decap :IC反向工程，去膠，打開封裝，拍照，複製電路佈局。
2.Resign and Die :沒死的就操到辭職，沒辭職的就操到死。
3.Rework and Debug :計畫永遠跟不上變化，變化永遠跟不上老闆的一句話！
4.Relax and Delay :太過於輕鬆(Relax)，那麼就要有schedule delay的準備！
但是外派到大陸的臺灣郎，晚上是R (鴨)陪客戶，白天是D (豬)任人宰割！
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 203.66.222.12
推
11/26 20:15, , 1F
11/26 20:15, 1F
推
11/26 22:51, , 2F
11/26 22:51, 2F
討論串 (同標題文章)
本文引述了以下文章的的內容：
完整討論串 (本文為第 2 之 2 篇)：