Re: [問題]mix-signal design layout 驗證
※ 引述《hs10107 ()》之銘言：
: 各位大大們
: 小弟最近在跑混合訊號設計的後段設計
: 遇到了問題
: 我將數位電路的部分利用ICC產生GDS也驗證LVS過了
: 但是為了將數位類比兩邊的layout畫在一起
: 把GDS Import到virtuoso後
: 對類比layout拉線也拉完了
: 一起跑lvs時卻發現數位電路cell-base部分都沒辦法找到instances
: 想請教各位經驗豐富的前輩們該如何解決
所以你最後是類比做整合還是數位做整合呢?
ICC 產生的GDS驗證過了是 flatten還是hcell呢?
如果是類比整合, 像是之前板大推文說的,
用bbox測試看看你類比數位的interface有沒有接對.
如果不是這個問題, 那蠻有可能是在command file option開得不同所導致的
--
有時候覺得筆記本就像我們的人生，
縱使荒唐、輕狂、悲傷、喜悅、痛苦在上頭無秩序的散佈，但那又如何？
一本被寫滿的筆記本至少曾經裝載過感情，
比徒留空白就隨手置於那疊筆記本墳的來的幸運。
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 114.27.74.191
討論串 (同標題文章)
本文引述了以下文章的的內容：
完整討論串 (本文為第 2 之 2 篇)：