看板 [ Electronics ]
討論串[問題]mix-signal design layout 驗證
共 2 篇文章
內容預覽： 開啟 | 關閉 | 只限未讀
首頁
上一頁
1
下一頁
尾頁
#2
Re: [問題]mix-signal design layout 驗證
推噓0(0推 0噓 0→)留言0則，0人參與, 最新作者onlykals (相摩)時間12年前 (2013/04/20 23:01), 編輯資訊
0
0
0
內容預覽:
所以你最後是類比做整合還是數位做整合呢?. ICC 產生的GDS驗證過了是 flatten還是hcell呢?. 如果是類比整合, 像是之前板大推文說的,. 用bbox測試看看你類比數位的interface有沒有接對.. 如果不是這個問題, 那蠻有可能是在command file option開得不同
(還有6個字)
#1
[問題]mix-signal design layout 驗證
推噓4(4推 0噓 8→)留言12則，0人參與, 最新作者hs10107時間12年前 (2013/04/18 22:43), 編輯資訊
0
0
0
內容預覽:
各位大大們. 小弟最近在跑混合訊號設計的後段設計. 遇到了問題. 我將數位電路的部分利用ICC產生GDS也驗證LVS過了. 但是為了將數位類比兩邊的layout畫在一起. 把GDS Import到virtuoso後. 對類比layout拉線也拉完了. 一起跑lvs時卻發現數位電路cell-base部
首頁
上一頁
1
下一頁
尾頁