[問題] 解決 timing violation 的技巧？

看板Electronics作者naticom (踢踢～)時間13年前 (2013/01/29 20:19)推噓2(2推 0噓 4→)

留言6則, 3人參與討論串1/2 (看更多)

各位板友好，我新加入 physical design 的領域目前覺得自己比較弱的地方是解決 timing violation 的能力目前學校的 project ， floorplan 應是調的差不多了但是 clock tree synthesis 之前的 optimization WNS 大約解到 -0.15ns 就解不下去長完 clock tree 後做post CTS opt，變成 -0.3X ns 我看 critical path 幾乎都被換成比較快速或是大推力的cell了說真的我會的招數很少，想請問有經驗的版友平常是怎麼解 timing violation 的呢？還有一個問題是要怎麼看 tree 是否長得好？我目前只會用skew來判斷而已謝謝 :D -- ※ 發信站: 批踢踢實業坊(ptt.cc) ◆ From: 180.177.108.114

推

sasako

01/29 21:52, , 1^F

01/29 21:52, 1^F

→

sasako

01/29 21:53, , 2^F

01/29 21:53, 2^F

→

sasako

01/29 21:55, , 3^F

01/29 21:55, 3^F