看板 [ Electronics ]
討論串[問題] 解決 timing violation 的技巧？
共 2 篇文章
內容預覽： 開啟 | 關閉 | 只限未讀
首頁
上一頁
1
下一頁
尾頁
#2
Re: [問題] 解決 timing violation 的技巧？
推噓1(1推 0噓 1→)留言2則，0人參與, 最新作者onlykals (相摩)時間13年前 (2013/01/29 21:50), 編輯資訊
0
0
0
內容預覽:
先別管violations了, 你聽過安麗嗎?. 啊不是啦... 在討論cts長得好不好之前,. 你可能要先確定, DC syn出來後ideal network 下timing如何,. violation太大的先看是不是false path,. 接著hold time先不管, 如果有setup ti
(還有254個字)
#1
[問題] 解決 timing violation 的技巧？
推噓2(2推 0噓 4→)留言6則，0人參與, 最新作者naticom (踢踢～)時間13年前 (2013/01/29 20:19), 編輯資訊
0
0
0
內容預覽:
各位板友好，我新加入 physical design 的領域. 目前覺得自己比較弱的地方是解決 timing violation 的能力. 目前學校的 project ， floorplan 應是調的差不多了. 但是 clock tree synthesis 之前的 optimization WNS
(還有96個字)
首頁
上一頁
1
下一頁
尾頁