Re: [問題] TN90RF_102A DRC問題

看板Electronics作者deathcustom (litron-intl)時間13年前 (2013/01/24 22:12)推噓3(3推 0噓 5→)

留言8則, 2人參與討論串2/2 (看更多)

※ 引述《xxxorc (ABC)》之銘言： : 雖然直接這樣問很蠢 : 但想請問關於CIC提供的TN90RF晶片製作，其中的DRC要求較以往來得更嚴格 : 我的核心電路的金屬密度要通過DRC遇上蠻大的困難，若是硬要補DUMMY滿可 : 能會影響原本的電路特性，想請問有板友也有同樣的困擾嗎? 當你發現DRC很難過的時候你可以開始考慮把那些metal layer做成ground/vdd shielding 也就是將那些layer跟gnd/vdd相連同時圍繞"重要的信號線" 如此一來可以大幅降低該條信號線的信號受到其他信號的coupling noise 同時也把layer密度達到你的需求舉例來說，你有一條信號線要從M1一路經由via垂直到M6 所以你在M2~M5都圍著那條線繞一圈metal，而這幾圈彼此用via互連然後連到gnd 再在這一圈外面繞一圈，通通連到vdd 如果橫向走線的話比如你在M4有一條走線A 則你在M5及M3沿著A各拉一條平板，在M4沿著A的兩側各拉一條，然後這幾條互相連接在把它連到vdd或是gnd去諸如此類的技巧都可以同時耗掉密度的需求但是同時會增加該信號線對Vdd/gnd的電容所以你要在符合DRC之下，那一圈用最大的距離遠離信號線因為這個結構的重點只是把該信號線與其他信號走線隔開 -- 如果你是要做商業化的產品就當我沒說這是有美國專利的 -- ※ 發信站: 批踢踢實業坊(ptt.cc) ◆ From: 1.160.10.5 ※ 編輯: deathcustom 來自: 1.160.10.5 (01/24 22:22)

推

xxxorc

01/24 22:33, , 1^F

01/24 22:33, 1^F

→

xxxorc

01/24 22:34, , 2^F

01/24 22:34, 2^F

→

xxxorc

01/24 22:35, , 3^F

01/24 22:35, 3^F