[問題] PLL頻寬該怎麼設計? 如何回答比較好?
學長面試,面試官問他
1.PLL頻寬要怎麼設計
2.頻寬要怎麼設計noise會比較小
學長想到上課的時候老師說
PLL頻寬大約設計在reference freq.的1/10
穩定度會比較好...noise..?
這個答案面試官好像不太滿意
請問版上前輩,若口委,或面試官問到這題
請問要怎麼回答會比較好,thx!
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 114.36.10.27
→
01/14 23:47, , 1F
01/14 23:47, 1F
推
01/15 14:19, , 2F
01/15 14:19, 2F
→
01/15 19:03, , 3F
01/15 19:03, 3F
→
01/16 12:57, , 4F
01/16 12:57, 4F
→
01/16 16:31, , 5F
01/16 16:31, 5F
推
01/17 18:52, , 6F
01/17 18:52, 6F
推
01/18 22:04, , 7F
01/18 22:04, 7F
→
01/25 00:21, , 8F
01/25 00:21, 8F
討論串 (同標題文章)
以下文章回應了本文：
完整討論串 (本文為第 1 之 3 篇)：