Re: [問題] NMOS GS間 並聯10K電阻??

看板Electronics作者 (信念)時間13年前 (2012/11/03 00:26), 編輯推噓0(000)
留言0則, 0人參與, 最新討論串2/2 (看更多)
是米勒效應沒錯 不過 你搞錯MOSFET充放電的行為了 在MOSFET turn on時: Vgs對Cgs與Cgd充電,因為你要讓Drain端達到0伏,才可以Turn On 所以細部來說你的Drive是對Cgs與Cgd充電 Turn Off時 通常會Rg並一個反向Diode放電,它不是用Rgs放電,因為太慢了(如果你放10k) Rgs放10K~4.7K之間是為了 1.當你Vgs=OV時,這時候Drain是高壓(Trun Off情況) 高壓的D 會對Cgs透過Cgs充電,這時候如果你沒有放一個落地電阻Rgs G腳會被誤動過抬高,如果一不小心處發Vth 你MOSFET就會誤動作Turn ON 但是MOSFET應該是Off狀態,就會出事情 所以需意一個10~4.7K等級的落S腳電阻 2.在Vgs=15V左右 Turn ON時,一個落地電阻Rgs 有助於15V IC Driver送到Gate端的穩定電位(相對S腳) ※ 引述《sad77121 (沒人愛)》之銘言: : 電力電子 : 通常MOS的驅動電路基本的都是串一個小電阻在閘極(約10~幾十歐姆) : 在G到地間再加一個10~20K的電阻 : 小電阻可以限制電流,但不能選太大因為會讓MOS反應變慢,這可以理解 : MOS對Cin充放電,控制閘極電壓 : G到地間那個電阻我就不太懂意思了 : 書上都寫說是因為要對閘極的靜電荷放電 : 爬文大家都說如果沒加MOS很容易燒毀 : 我後來回去翻電子學 : 也是想了很久 : 我猜是米勒效應,一開始MOS要導通得時候對Cin(Cdg+Cgs)充電 : 當Vg衝超過Vth(門限電壓),MOS導通,Vd下降,此時Cdg開始放電,使Vgs充電速率減緩 : MOS off得時候同理 : Cin放電,Vg下降降到Vth時MOS off,Vd很快上升,對Cdg充電,沒這路徑的話Cdg會對Cgs : 充電 : 導致短暫的2次導通。 : 我想10K~20K這樣的放電路徑會不會R太大了 : 用1K或幾百的不好嗎 : 還有這樣的話為什麼MOS會有燒毀的危險? : 還是我的想法想錯了? -- 『美好的事物不是永遠不會發生,只是它可能遲到了』,人生就應該這樣永遠充滿希望。                                             - The Magic Hour - -- ※ 發信站: 批踢踢實業坊(ptt.cc) ◆ From: 219.84.85.106 ※ 編輯: WeCanGo 來自: 219.84.85.106 (11/03 00:28)
文章代碼(AID): #1Ga_G-qB (Electronics)
文章代碼(AID): #1Ga_G-qB (Electronics)