Re: [問題] 65nm製程, 200mA電流輸出的LDO
※ 引述《Jeid (紐約 台北 下一站)》之銘言：
: ※ 引述《kk123 (阿熊)》之銘言：
: : 啊...我現在卡關了 囧
: : 現在在作的這顆 LDO 有個奇特的功能...
: : 當 EN(致能腳) = 1 時，Normal operation, Iout,max = 200mA (這個已經作出來了)
: : 當 EN = 0 時，進入 Standby mode.
: : 此時 Max. ground current = 20uA, Iout,max = 5mA
: Max ground current 是包含bandgap嗎?
==> 是的。
: 除非是transient spec很嚴苛 單獨LDO的Iq要在10uA是可以做到的
: 另外bandgap壓在10uA以內 用最簡單的架構就可以
: 前面文章水桶哥obov推文有說到noise會炸掉 這你要就要注意一下
: 就把面積劃大吧XD 當然PSRR可能也不太好就是
==> 最囧的事情是... 因為是 logic 製程，所以 ohm/sq 都只有幾百歐姆 orz...
只能用面積去跟他換了...
: 因為你的LDO有output pin 所以foldback current limit可能要也作進去
: 不過foldback current limit可能不準就是
: 不然output pin short沒有保護到 output MOS會掛掉
==> 雖然 spec. 沒有定義短路發生時的限流量，但這功能還是把他作下去好了...
給他限個 400mA XDDD
: : （啊都進入 Standby mdoe 了，output 幹嘛還要可以 driving current 囧...）
: : 請問這代表我要再作一顆小一點的 LDO 在裡面嗎？
: : ps. 我剛 google 到有顆 LDO IP 跟我現在設計蠻像的：
: : http://ace-ic.com/capless%20LDO.html
: : 差別在他定義為 low power mode 我是 standby mode
: : 他是 cap. free 我是 vout 外掛 0.1uF 電容
: : 他Iout,max=100mA(high-power mode) 我是 Iout,max=200mA(normal operation)
: Low Iq的LDO應該是整體design時候每個block都要在壓低Iq
: 當然作法不唯一
: 如果你要設計不同mode去切Iq 那模擬要特別注意不同mode之間切換是否有震盪
: Iq不同 Error amp output pole會隨著Iq動
--
Joey: But it is odd how a women's purse looks good on me, a man.
Rachel: Exactly! Unisex!
Joey: Maybe you need sex. I had sex a couple days ago.
Rachel: No! No, Joey! U-N-I-sex.
Joey: Well, I ain't gonna say no to that.
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 220.132.98.121
推
05/02 18:51, , 1F
05/02 18:51, 1F
推
05/03 10:58, , 2F
05/03 10:58, 2F
討論串 (同標題文章)
本文引述了以下文章的的內容：
完整討論串 (本文為第 7 之 7 篇)：