[問題] 65nm製程, 200mA電流輸出的LDO

看板Electronics作者 (阿熊)時間13年前 (2012/04/12 22:25), 編輯推噓2(2推 0噓 8→)
留言10則, 6人參與, 最新討論串1/7 (看更多)
最近本人所在的部門很幸運的接了某客戶妥託設計一顆 65nm, 200mA電流輸出的LDO (IP) 但.... 我以前只有在 0.6um 下作過 300mA 的 LDO (IC)，有tape-out驗證過會動。 因為我們部門之前沒有人下過 65nm 的... 所以想問問看板上的高手， 從 0.6um porting 到 65nm 的話，有什麼項目要特別注意的嗎？ -- ╭───── ╱╲ ▁▁ ╱╲ ───────────────────╮ │ |▁: │ ◢ 〃〝 ◣ │ ＿＿ ＿＿ │ │ :▁| ◤＞ ＜◥ | ╱ : ╱ ╱ | : ＿ | │ │ |▁: ◣ ◢ ▼ ◣ ◢ : ╲ | ╲ : | ￣ ＿ : │ │ :▁| ◣◥"◢ ▼ ◣"◤◢ ￣￣ 瑋│ ╰────── ( ▆▆ ) ───────────────────╯ -- ※ 發信站: 批踢踢實業坊(ptt.cc) ◆ From: 220.132.98.121
→
04/13 12:21, , 1F
用core device還是IO device?
04/13 12:21, 1F
→
04/13 12:22, , 2F
65nm? SMIC的嗎?
04/13 12:22, 2F
→
04/13 14:14, , 3F
因為VDD最高到3.3V，只能用IO Device
04/13 14:14, 3F
→
04/13 14:15, , 4F
回J大，不是Smic的XD.
04/13 14:15, 4F
推
04/13 23:36, , 5F
LDO很難有差吧 XD 直接port到40nm應該也能用
04/13 23:36, 5F
推
04/14 06:56, , 6F
元件的IV特性多run一點和原本.6製程的比較,作為修改依據
04/14 06:56, 6F
→
04/14 06:56, , 7F
和core部分透過level shifter連接控制的地方要注意
04/14 06:56, 7F
→
04/14 06:57, , 8F
避免跨不同power domain的esd問題
04/14 06:57, 8F
→
04/15 01:27, , 9F
既然用IO device, 那設計差異沒有想像中的大,但 layout
04/15 01:27, 9F
→
04/15 01:27, , 10F
應該要求會嚴格很多...
04/15 01:27, 10F
‣ 更多 kk123 的文章
文章代碼(AID): #1FXkNDkO (Electronics)
討論串 (同標題文章)
以下文章回應了本文 (最舊先)：
完整討論串 (本文為第 1 之 7 篇)：
排序： 最新先 | 最舊先 | 留言數
在新視窗開啟完整討論串 (共7篇)
‣ 更多 kk123 的文章
文章代碼(AID): #1FXkNDkO (Electronics)