[問題] verilog 與 spectre 如何 co-simulation?
我手邊有個用 Cadence Encounter 將 RTL 合成（還是稱轉？）出的電路，
是個 verilog 的檔案，附檔名是 .v
類比電路這邊，是用 Cadence Composer 所繪製而成。
也因為是 Composer 所繪，所以用 spectre 來 run 會比較方便（又稱偷懶 = =）
請問在 ADE 環境中，如何將 verilog 檔跟 spectre 作 Co-simulatin 呢？
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 111.251.198.209
推
04/15 07:37, , 1F
04/15 07:37, 1F
→
04/15 07:37, , 2F
04/15 07:37, 2F
推
04/15 08:02, , 3F
04/15 08:02, 3F
→
04/15 08:03, , 4F
04/15 08:03, 4F
→
04/15 08:03, , 5F
04/15 08:03, 5F
推
04/15 09:51, , 6F
04/15 09:51, 6F
推
04/15 19:12, , 7F
04/15 19:12, 7F
→
04/15 22:39, , 8F
04/15 22:39, 8F
討論串 (同標題文章)
以下文章回應了本文：
完整討論串 (本文為第 1 之 2 篇)：