[問題] scan設定中 除頻電路設定問題
我在Design compiler中加入scan設定
可是發現導入不了除頻電路
請問是還要再加入什麼設定嗎?
聽說有除頻電路的話 要再加入一條scan
可是加入後 他還是吃原來的clk 請問還要加入什麼設定嗎?
以下是原來使用的設定:
compile_ultra -scan
set_dft_configuration -fix_set enable
set_scan_configuration -chain_count 1 -clock_mixing mix_edges
set_dft_signal -view exist -type ScanClock -timing {45 55} -port {clk}
set_dft_signal -view exist -type Reset -active 1 -port rst
set_dft_signal -view spec -type ScanEnable -port se -active 1
set_dft_signal -view spec -type ScanDataIn -port {inr[7]}
set_dft_signal -view spec -type ScanDataOut -port {out0r[7]}
set_scan_path chain1 -view spec -scan_data_in inr[7] -scan_data_out out0r[7]
create_test_protocol
preview_dft -show all
dft_drc
insert_dft
dft_drc -coverage_estimate
--
※ 發信站: 批踢踢實業坊(ptt.cc)
※ 編輯: maxwellee 來自: 203.68.162.102 (10/31 23:28)
討論串 (同標題文章)