Re: [問題] Xilinx CORE Generator IP請教

看板Electronics作者 (莫忘初衷)時間18年前 (2008/05/05 17:22), 編輯推噓0(0推 0噓 0→)
留言0則, 0人參與, 最新討論串2/2 (看更多)
※ 引述《lambkin (曼聯 衝呀)》之銘言： : 標題: [問題] Xilinx CORE Generator IP請教 : 時間: Mon May 5 16:30:47 2008 : : 使用CORE Generator 產生所要的block RAM : 在project 中顯示的為 "DualPortmMem4x6.xco" file : : 以下是DualPortmMem4x6.v裡的註解 : // The synthesis directives "translate_off/translate_on" specified below are : // supported by Xilinx, Mentor Graphics and Synplicity synthesis : // tools. Ensure they are correct for your synthesis tool(s). : : // You must compile the wrapper file DualPortmMem4x6.v when simulating : // the core, DualPortmMem4x6. When compiling the wrapper file, be sure to : // reference the XilinxCoreLib Verilog simulation library. For detailed : // instructions, please refer to the "CORE Generator Help". : : 如果我要使用DualPortmMem4x6.v這個 block RAM 在設計 : 請問一下我要如何compiler這個RAM : : 我找到的CORE Generator Help都是舊版的 : ISE 9.2i : : 感謝 : : -- : : : " 即使沒什麼苦惱不適,但只要反覆做著一樣的事情, : 一次又一次,讓人厭倦已極,那就夠了.厭倦是身為人必有的本質.這是值得慶幸的." : : : -- : ※ 發信站: 批踢踢實業坊(ptt.cc) : ◆ From: 140.112.48.70 : 推 zxvc:CORE Generator還會另外產生個???_inst.v的檔案，裡面就有如 05/05 16:36 : → zxvc:何呼叫該module。Compile的時候，ISE會自動去compile DualPor 05/05 16:38 : → zxvc:tmMem4x6.v 05/05 16:41 抱歉，???_inst.v是Quartus II MegaWizard產生的instantiation template。 ISE CORE Generator的instantiation template應該是在 ???.veo(for Verilog)或???.vho(for VHDL)。 -- 西方三聖：http://p8.p.pixnet.net/albums/userpics/8/3/553683/1193661731.jpg
《佛說阿彌陀經》http://web.cc.ncu.edu.tw/~93501025/amtf.doc 《觀世音菩薩普門品》http://web.cc.ncu.edu.tw/~93501025/pmp.doc -- ※ 發信站: 批踢踢實業坊(ptt.cc) ◆ From: 140.115.204.3
‣ 更多 zxvc 的文章
文章代碼(AID): #187j7ljT (Electronics)
‣ 更多 zxvc 的文章
文章代碼(AID): #187j7ljT (Electronics)