看板 [ Electronics ]
討論串[問題] Xilinx CORE Generator IP請教
共 2 篇文章
內容預覽： 開啟 | 關閉 | 只限未讀
首頁
上一頁
1
下一頁
尾頁
#2
Re: [問題] Xilinx CORE Generator IP請教
推噓0(0推 0噓 0→)留言0則，0人參與, 最新作者zxvc (莫忘初衷)時間18年前 (2008/05/05 17:22), 編輯資訊
0
1
2
內容預覽:
抱歉，???_inst.v是Quartus II MegaWizard產生的instantiation template。. ISE CORE Generator的instantiation template應該是在. ???.veo(for Verilog)或???.vho(for VHDL)。.
(還有81個字)
#1
[問題] Xilinx CORE Generator IP請教
推噓1(1推 0噓 2→)留言3則，0人參與, 最新作者lambkin (曼聯 衝呀)時間18年前 (2008/05/05 16:30), 編輯資訊
0
0
0
內容預覽:
使用CORE Generator 產生所要的block RAM. 在project 中顯示的為 "DualPortmMem4x6.xco" file. 以下是DualPortmMem4x6.v裡的註解. // The synthesis directives "translate_off/trans
(還有514個字)
首頁
上一頁
1
下一頁
尾頁