[問題] Latch的使用!
為什麼在寫synthesis，要避免使用latch呢?
下面是題目: How level-sensitive latches may be inferred from
VHDL code during RTL synthesis. Why should such latches be avoided?
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 152.78.254.5
討論串 (同標題文章)
以下文章回應了本文：
完整討論串 (本文為第 1 之 3 篇)：