看板 [ Electronics ]
討論串[問題] Latch的使用!
共 3 篇文章
內容預覽： 開啟 | 關閉 | 只限未讀
首頁
上一頁
1
下一頁
尾頁
#1
[問題] Latch的使用!
推噓0(0推 0噓 0→)留言0則，0人參與, 最新作者yaote時間16年前 (2008/01/22 06:20), 編輯資訊
1
0
0
內容預覽:
為什麼在寫synthesis，要避免使用latch呢?. 下面是題目: How level-sensitive latches may be inferred from. VHDL code during RTL synthesis. Why should such latches be avoid
#2
Re: [問題] Latch的使用!
推噓2(2推 0噓 0→)留言2則，0人參與, 最新作者Jkson時間16年前 (2008/01/22 20:11), 編輯資訊
0
0
0
內容預覽:
為什麼在寫synthesis，要避免使用latch呢?. 下面是題目: How level-sensitive latches may be inferred from. VHDL code during RTL synthesis. Why should such latches be avoid
(還有252個字)
#3
Re: [問題] Latch的使用!
推噓3(3推 0噓 2→)留言5則，0人參與, 最新作者motor447 (motor447)時間16年前 (2008/01/22 22:02), 編輯資訊
0
0
0
內容預覽:
latch 是 level trigger,. 目前主流是 edge trigger,. 除非在沒有 clock 的場合, 否則盡量不要用 latch. 另外, latch 很多時候是組合羅輯沒寫好,. 導致 synthesis tool 誤以為是 latch. 大部分是 case / endcas
首頁
上一頁
1
下一頁
尾頁