[請益] 請問 Altera CycloneII FPGA 的問題
看板Electronics作者arclitetank (More than meet the eye!)時間18年前 (2007/08/15 16:21)推噓0(0推 0噓 0→)留言0則, 0人參與討論串1/2 (看更多)
各位大大好
小弟最近使用Cyclone II這個晶片的FPGA
因為需要用到PLL所以有使用裡面的 altpll這個function
我一開始沒有加邏輯進去
把PLL出來的clock拉進global clock network
但是lock signal一直沒有到high...冏...
後來把clock signal接到LED上面 燈都有亮 按reset也都有反應
但是lock 還是一直沒有到high
不知道各位大大有沒有遇過類似的問題 @@"
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 140.112.25.70
討論串 (同標題文章)