Re: [問題] op Bias 設計?
※ 引述《deathcustom (DSM......)》之銘言：
: ※ 引述《nature0702 (Oliver)》之銘言：
: : 在設計OP的時候 已經把GM 和Id電流算出來了
: : 設計cascode OP 是利用 PMOS當負載電流源
: : 可是不知道 要怎麼設計偏壓
: : 知道 Id 可以利用電流的公式求出vgs
: : Vd好像無法知道
: : 也就無法知道上面疊接的位準
: : VGS 就不知道要如何設計
: : 無法確動是否工作在正確的工作區
: : 可以請教有什麼方法 可以用手算 還是只能用模擬的
: 我的作法是這樣
: 你的cascode應該是vdd-p-p-n-n-Isource
: 會用cascode的話，一般而言是二級放大器
: 那你要先考量你的Vout-Swing
: 然後這樣決定你第二級輸入的bias
: 舉例來說
: .35(3.3V)
: voswing(single end) 2V
: => Vomax = 2.65, Vomin = 0.65
: 第二級一般而言是pmos接nmos(current source)
: Vin bias = Vomax - |Vthp| ~ 2.1V
: 那麼就要想辦法把第一級的output調到2.1V附近
就我所知,看output swing的順序應該是顛倒
大家討論討論^^
也就是應該從飽和區公式的條件
(不過要留點margin,確保MOS必在SAT)
從最上面的那顆PMOS跟VDD電壓值開始往下推
推到output時可決定出Vout,max
NMOS則是從最下面一顆跟GND電壓開始往上推
決定VG電壓多少,可保證操作在SAT
推到output時可決定出Vout,min值
另外,
當你現在Id算出來了
可以估出Vgs多少(Vs看你是用PMOS or NMOS當負載,就已經決定了)
所以你現在已經決定出Vg的值
然後再用SAT條件&你要留的design margin
去推出Vgd多少,即求得Vd的電壓
就可以繼續往下推囉
如果有錯誤的觀念,請高手盡量指正^^
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 59.105.177.115
推
05/09 14:09, , 1F
05/09 14:09, 1F
推
05/09 21:12, , 2F
05/09 21:12, 2F
討論串 (同標題文章)
本文引述了以下文章的的內容：
完整討論串 (本文為第 3 之 3 篇)：