看板 [ Electronics ]
討論串[問題] op Bias 設計?
共 3 篇文章
內容預覽： 開啟 | 關閉 | 只限未讀
首頁
上一頁
1
下一頁
尾頁
#3
Re: [問題] op Bias 設計?
推噓2(2推 0噓 0→)留言2則，0人參與, 最新作者chenchenkuo (關鍵的這一年)時間18年前 (2007/05/09 08:47), 編輯資訊
0
0
0
內容預覽:
就我所知,看output swing的順序應該是顛倒. 大家討論討論^^. 也就是應該從飽和區公式的條件. (不過要留點margin,確保MOS必在SAT). 從最上面的那顆PMOS跟VDD電壓值開始往下推. 推到output時可決定出Vout,max. NMOS則是從最下面一顆跟GND電壓開始往上
(還有97個字)
#2
Re: [問題] op Bias 設計?
推噓0(0推 0噓 1→)留言1則，0人參與, 最新作者deathcustom (DSM......)時間18年前 (2007/05/08 00:09), 編輯資訊
0
0
0
內容預覽:
我的作法是這樣. 你的cascode應該是vdd-p-p-n-n-Isource. 會用cascode的話，一般而言是二級放大器. 那你要先考量你的Vout-Swing. 然後這樣決定你第二級輸入的bias. 舉例來說. .35(3.3V). voswing(single end) 2V. => V
(還有27個字)
#1
[問題] op Bias 設計?
推噓0(0推 0噓 0→)留言0則，0人參與, 最新作者nature0702 (Oliver)時間18年前 (2007/05/07 23:07), 編輯資訊
0
0
0
內容預覽:
在設計OP的時候 已經把GM 和Id電流算出來了. 設計cascode OP 是利用 PMOS當負載電流源. 可是不知道 要怎麼設計偏壓. 知道 Id 可以利用電流的公式求出vgs. Vd好像無法知道. 也就無法知道上面疊接的位準. VGS 就不知道要如何設計. 無法確動是否工作在正確的工作區. 可
首頁
上一頁
1
下一頁
尾頁