Re: [問題] 設計W/L
※ 引述《ktcnc (阿嘉)》之銘言：
: MM 感謝回文 我也了解知道 但是我的問題是 你如何知道你要的電路是10/3
: 也先謝推文的同學 他告訴我要跟算題目不一樣推回去算
: 假設今天我設計到的w/l是大了一點
: 但也在一樣的區域 但是vgs不是會不一樣嗎
: 那有沒有說vgs最好介於那個範圍較佳呢?
: 我該如何選擇?
我一般都是做vgs-vth大約0.2-0.4V，太大容易擠到，headroom比較小。
W/L都不要是 min length，尤其是 length要遠離short channel的區域。
: 如果說 我設計了一個current mirror了 但是灌到我要的地方去
: 糟糕了 它的current 不是到1u 那麼我該去怎麼調整改變我的 w/l還是
: 改變別的w/l呢?
坦白說，我不太看的懂你的問題。
一般在業界，bias current的作法普遍上有兩種，一種就是類似Razavi第十一章
那種的作法或是改良，另一種是用 bandgap出來的 reference voltage（一般都
是trim過的，所以很準）用OP去鎖電壓，除以一段電阻，就可以得到Ｖ／Ｒ的電
流。
產生完這個bias current，如果chip不大的話，整個chip都可以用這個bias current
去mirror電流去用。
如果你是做作業，那去調 vgs或W/L都可以，所以做作業又不是要賣錢。
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 220.130.44.130
討論串 (同標題文章)