討論串(共7篇) - [問題] 設計W/L - 看板Electronics

看板 [ Electronics ]

討論串[問題] 設計W/L

共 7 篇文章

排序：最新先 | 最舊先 | 留言數 | 推文總分

內容預覽：開啟 | 關閉 | 只限未讀

首頁

尾頁

Re: [問題] 設計W/L

推噓0(0推 )留言0則，0人參與作者benda (benda)時間20年前 (2006/03/20 16:47)資訊

內容預覽:

我一般都是做vgs-vth大約0.2-0.4V，太大容易擠到，headroom比較小。. W/L都不要是 min length，尤其是 length要遠離short channel的區域。. 坦白說，我不太看的懂你的問題。. 一般在業界，bias current的作法普遍上有兩種，一種就是類似Raz

(還有107個字)

Re: [問題] 設計W/L

推噓1(1推 )留言1則，0人參與作者deathcustom (我要攻陷電子學)時間20年前 (2006/03/18 17:23)資訊

內容預覽:

再從你的文章看來. 你大概不知道輸出電流的公式. 先假設輸出Vo 在saturation region. Io = 0.5 u*Cox*(W/L)*(Vgs-Vth)^2. 這裡的u跟Cox還有Vth都已經由製程決定了. 所以看來你能更動的只剩下(W/L)跟Vgs. 可是在來你應該要知道的事. Cu

(還有80個字)

Re: [問題] 設計W/L

推噓0(0推 )留言0則，0人參與作者deathcustom (我要攻陷電子學)時間20年前 (2006/03/18 17:19)資訊

內容預覽:

在某些考量下. 你可以設計大一點的W/L. 兩者都可以大一點. 較大的L提供更大的output resistor(大約是正比). 叫大的W/L可以讓你的Vgs較低. 連帶的Vo min可以降低. 如果你是mirror端而非reference端. 那一般來說你的Vgs不能變動了. 此時自然只有更動W/

Re: [問題] 設計W/L

推噓1(1推 )留言1則，0人參與作者ktcnc (阿嘉)時間20年前 (2006/03/18 16:03)資訊

內容預覽:

MM 感謝回文我也了解知道但是我的問題是你如何知道你要的電路是10/3. 也先謝推文的同學他告訴我要跟算題目不一樣推回去算. 假設今天我設計到的w/l是大了一點. 但也在一樣的區域但是vgs不是會不一樣嗎. 那有沒有說vgs最好介於那個範圍較佳呢?. 我該如何選擇?. 如果說我設計了一個

Re: [問題] 設計W/L

推噓0(0推 )留言0則，0人參與作者benda (benda)時間20年前 (2006/03/17 17:32)資訊

內容預覽:

理論上，改變Ｗ／Ｌ或是改變ＶＧＳ都可以得到你想要的電流，但是實務真正. 業界的類比ＩＣ設計，都是從bias circuit去 mirror 想要的電流，然後改變. mirror 的ＭＯＳ的比例去得到。. 舉例來說，如果一顆１０／３的ＮＭＯＳ的 bias current 是1uA ，那麼如果. 你要

首頁

尾頁