作者查詢 / slo20195
作者 slo20195 的總覽 (PTT發文,留言,暱稱)
發文數量: 6
收到的『推』: 53 (31.9%)
收到的『→』: 109 (65.7%)
收到的『噓』: 4 (2.4%)
留言數量: 45
送出的『推』: 16 (35.6%)
送出的『→』: 27 (60.0%)
送出的『噓』: 2 (4.4%)
使用過的暱稱: 2
slo20195 在 PTT 最新的發文, 共 6 篇
slo20195 在 PTT 最新的留言, 共 45 則
398F推: 辛苦了04/01 12:39
146F推: 好03/28 20:19
21F推: 不~朽~盾~弓03/25 15:12
294F噓: 問就是 部~朽~盾~弓~03/24 23:31
2F→: m展開 的話我記得是會並聯起來 那如果是串連的情況呢03/08 17:51
3F→: 還是說s大大的用法可以在說清楚一點03/08 17:56
23F→: 那有可能是HSIM 因為這個本來的目的就是為了跑SRAM 那HS03/12 14:52
24F→: IM 是另外一種類似HSPICE 的tool嗎03/12 14:52
42F→: 謝謝 兩位大大! 因為本來問題是跑1000*1000的sram cell03/15 00:01
43F→: 老師是說可以用 hspice 的macro 模式去加快 simulate03/15 00:01
44F→: 速度 但一直找不到怎麼做這樣 所以上來問問看03/15 00:01
45F→: 所以看起來 是要用一個簡化的電路model 去跑hspice 可以03/15 00:02
46F→: 做到加快simulate03/15 00:02
55F→: 老師很久以前有學生做過,看了一下論文是說hspice 有mac03/16 00:58
56F→: ro模式 用來等效近似模擬出sram單元,老師希望說可以做03/16 00:58
57F→: 到差不多的事,但實際怎麼做 ,我還在找就是了03/16 00:58
58F→: 不過感謝提供一些方向跟建議!03/16 00:58
64F→: 感謝m大大,這樣大概懂了,但如果用verilog-A去寫 ,然03/17 02:14
65F→: 後用X呼叫這個model並串聯,應該一樣是一級推一級去模03/17 02:14
66F→: 擬,只是使用近似模型所以比較快,這樣理解是對嗎?至03/17 02:14
67F→: 於spectre的功能,hspice應該沒有03/17 02:14
76F→: hspice macro用法 很麻煩嗎?我以為只是在netlist 裡 in03/17 20:12
77F→: clude verilog-a檔 這樣,難道沒有那麼簡單嗎? 還有03/17 20:12
78F→: 用macro 有可能速度快十倍嗎?03/17 20:12
82F→: 好的!感謝兩位 大大 我先試試看好了03/20 00:39
slo20195 在 PTT 的暱稱紀錄, 共 2 個
暱稱:DeadWing
文章數量:2
暱稱:Wing
文章數量:3