[問題] Hspice macro model問題

看板Electronics作者 (DeadWing)時間1年前 (2023/03/08 16:42), 編輯推噓15(15推 0噓 67→)
留言82則, 6人參與, 1年前最新討論串1/1
想問版上的各位大大，關於Hspice simulation方面， 有沒有一種關於Macro model的使用方式， 能夠定義某個standard cell為Macro model，電路中有重複使用到這個cell， 再跑simulation時，針對這個cell只需要跑一次，其他重複一樣的cell 就不用再跑，依然會有結果，依此來減少simulation時間， 想問Hspice有沒有這種用法或是類似這樣的功能，或是需要下哪些option， 網路上找不太到這方面的資訊，感謝各位大大了! -- ※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 140.116.156.196 (臺灣) ※ 文章網址: https://www.ptt.cc/bbs/Electronics/M.1678264928.A.CE3.html
→
03/08 17:24, 1年前 , 1F
你用m展開不就好了
03/08 17:24, 1F
→
03/08 17:51, 1年前 , 2F
m展開 的話我記得是會並聯起來 那如果是串連的情況呢
03/08 17:51, 2F
→
03/08 17:56, 1年前 , 3F
還是說s大大的用法可以在說清楚一點
03/08 17:56, 3F
→
03/08 20:59, 1年前 , 4F
這些 cell 的輸入如果不一樣，不重跑行嗎?
03/08 20:59, 4F
推
03/08 21:45, 1年前 , 5F
x開頭的元件如mos,rlc就是macro model,有呼叫有接其他
03/08 21:45, 5F
→
03/08 21:45, 1年前 , 6F
線路就是電路的一部分，就是要跑。頂多可能沒接東西被
03/08 21:45, 6F
→
03/08 21:45, 1年前 , 7F
模擬軟體忽略掉。
03/08 21:45, 7F
→
03/09 00:39, 1年前 , 8F
串連的話每個元件電壓又不一樣怎麼可以算一次其他不用
03/09 00:39, 8F
→
03/09 00:39, 1年前 , 9F
算
03/09 00:39, 9F
推
03/10 16:45, 1年前 , 10F
Hsim?
03/10 16:45, 10F
推
03/10 16:48, 1年前 , 11F
或是你自己做吧io model 簡化 掛成ams 去跑
03/10 16:48, 11F
→
03/10 16:50, 1年前 , 12F
樓上 掛成LUT就可以了 只是不一定準
03/10 16:50, 12F
→
03/10 17:35, 1年前 , 13F
要不要問問chatGPT比較快
03/10 17:35, 13F
→
03/10 17:38, 1年前 , 14F
03/10 17:38, 14F
→
03/10 22:17, 1年前 , 15F
那麽我也想了解一下hspice怎麼掛LUT跟AMS
03/10 22:17, 15F
推
03/11 02:31, 1年前 , 16F
寫個module 掛x啊
03/11 02:31, 16F
推
03/11 02:35, 1年前 , 17F
簡單的LUT就是在verilog-a 裡寫個 switch對照
03/11 02:35, 17F
推
03/11 02:38, 1年前 , 18F
然後要做成std cell要再去lef裡面定義
03/11 02:38, 18F
→
03/11 02:39, 1年前 , 19F
如果這個是一直會用到 (像sram) 做成hsim好一點
03/11 02:39, 19F
→
03/11 02:40, 1年前 , 20F
hsim其實也就是把macro參數做成一張大表去對
03/11 02:40, 20F
→
03/11 02:40, 1年前 , 21F
m展開還是會去做模擬 這只是寫code方便
03/11 02:40, 21F
→
03/11 02:41, 1年前 , 22F
有另一種m展開是原來model檔裡就有的 那是另一回事
03/11 02:41, 22F
→
03/12 14:52, 1年前 , 23F
那有可能是HSIM 因為這個本來的目的就是為了跑SRAM 那HS
03/12 14:52, 23F
→
03/12 14:52, 1年前 , 24F
IM 是另外一種類似HSPICE 的tool嗎
03/12 14:52, 24F
→
03/12 19:00, 1年前 , 25F
Hsim學校一般沒有吧
03/12 19:00, 25F
→
03/12 19:03, 1年前 , 26F
你去公司上班後，比較大的模擬hspice 撐不住，會有比較
03/12 19:03, 26F
→
03/12 19:03, 1年前 , 27F
厲害的simulator 譬如hsim primesim之類的，但那就要花
03/12 19:03, 27F
→
03/12 19:03, 1年前 , 28F
大錢買
03/12 19:03, 28F
推
03/13 03:56, 1年前 , 29F
大型sram是hsim之類的做沒錯 但你在學校就是會開發
03/13 03:56, 29F
→
03/13 03:56, 1年前 , 30F
簡化模型 學校用verilog-a/ams做吧
03/13 03:56, 30F
→
03/13 03:57, 1年前 , 31F
如果你真的要大型sram就要看你要的經度 那有蠻多玩
03/13 03:57, 31F
→
03/13 03:57, 1年前 , 32F
法可以減化 但這比較精細 一時也說不完XD
03/13 03:57, 32F
推
03/13 04:00, 1年前 , 33F
(精度) 我可以跟你說做個10k內的 mos模擬應該hspice
03/13 04:00, 33F
→
03/13 04:01, 1年前 , 34F
是吃得下的 除非你的license有鎖 你覺得算太慢也有
03/13 04:01, 34F
→
03/13 04:01, 1年前 , 35F
方法去加速 這完全靠你自己的悟性了XDXD
03/13 04:01, 35F
推
03/13 04:06, 1年前 , 36F
如果你真的要跑full model 你得多花錢找找EDA 解法了
03/13 04:06, 36F
→
03/13 04:06, 1年前 , 37F
下次問問題你就說要解sram array就好了 這樣幫忙更快
03/13 04:06, 37F
→
03/13 09:16, 1年前 , 38F
sram其實放四個角就好了，其他用loading去化簡
03/13 09:16, 38F
推
03/13 10:58, 1年前 , 39F
忘了那裡就有這種model可以叫 簡化成幾個RC
03/13 10:58, 39F
→
03/13 10:59, 1年前 , 40F
直接套compiler出來的netlist 自己加點電路就行
03/13 10:59, 40F
→
03/13 11:00, 1年前 , 41F
這個我記得上個M級的元件數應該都能
03/13 11:00, 41F
→
03/15 00:01, 1年前 , 42F
謝謝 兩位大大！ 因為本來問題是跑1000*1000的sram cell
03/15 00:01, 42F
→
03/15 00:01, 1年前 , 43F
老師是說可以用 hspice 的macro 模式去加快 simulate
03/15 00:01, 43F
→
03/15 00:01, 1年前 , 44F
速度 但一直找不到怎麼做這樣 所以上來問問看
03/15 00:01, 44F
→
03/15 00:02, 1年前 , 45F
所以看起來 是要用一個簡化的電路model 去跑hspice 可以
03/15 00:02, 45F
→
03/15 00:02, 1年前 , 46F
做到加快simulate
03/15 00:02, 46F
推
03/15 04:04, 1年前 , 47F
....你可以側面問你老師一下他有沒有做過這個....
03/15 04:04, 47F
→
03/15 04:05, 1年前 , 48F
這樣算下去你會有最少6M T+ 其他電路要跑
03/15 04:05, 48F
→
03/15 04:05, 1年前 , 49F
但你這樣準不準要想一下XD
03/15 04:05, 49F
→
03/15 04:06, 1年前 , 50F
像我一般做也就做個4k之類的玩一玩 跑跑點看一下
03/15 04:06, 50F
→
03/15 04:07, 1年前 , 51F
你這做下去是1M bits 這....不太容易
03/15 04:07, 51F
→
03/15 04:09, 1年前 , 52F
問問他你的教授看他要的是什麼 他做過那些 他經驗
03/15 04:09, 52F
→
03/15 04:09, 1年前 , 53F
是什麼 我想這樣你的人生會開心很多
03/15 04:09, 53F
→
03/15 04:10, 1年前 , 54F
要是他根本沒做過....那就......請您自己找出路了XD
03/15 04:10, 54F
→
03/16 00:58, 1年前 , 55F
老師很久以前有學生做過，看了一下論文是說hspice 有mac
03/16 00:58, 55F
→
03/16 00:58, 1年前 , 56F
ro模式 用來等效近似模擬出sram單元，老師希望說可以做
03/16 00:58, 56F
→
03/16 00:58, 1年前 , 57F
到差不多的事，但實際怎麼做 ，我還在找就是了
03/16 00:58, 57F
→
03/16 00:58, 1年前 , 58F
不過感謝提供一些方向跟建議！
03/16 00:58, 58F
推
03/16 02:02, 1年前 , 59F
那我知道他講的意思了 是指用hspice提供的一些原生
03/16 02:02, 59F
→
03/16 02:09, 1年前 , 60F
運算式和單元去做近似.... 不過如果是這條路的話 我
03/16 02:09, 60F
→
03/16 02:09, 1年前 , 61F
認為2023年了 Verilog-a 會更快XD
03/16 02:09, 61F
→
03/16 02:11, 1年前 , 62F
另外還有一種是用spectre 直接打開macromodel
03/16 02:11, 62F
→
03/16 02:12, 1年前 , 63F
這個hspice有沒有我到是不知道 (多年沒用hspice XD)
03/16 02:12, 63F
→
03/17 02:14, 1年前 , 64F
感謝m大大，這樣大概懂了，但如果用verilog-A去寫 ，然
03/17 02:14, 64F
→
03/17 02:14, 1年前 , 65F
後用X呼叫這個model並串聯，應該一樣是一級推一級去模
03/17 02:14, 65F
→
03/17 02:14, 1年前 , 66F
擬，只是使用近似模型所以比較快，這樣理解是對嗎？至
03/17 02:14, 66F
→
03/17 02:14, 1年前 , 67F
於spectre的功能，hspice應該沒有
03/17 02:14, 67F
推
03/17 05:41, 1年前 , 68F
對 verilog-a 比較人性化 ....hspice macro 用法..
03/17 05:41, 68F
→
03/17 05:45, 1年前 , 69F
你大概要看說明書看一陣子才會懂 囧>
03/17 05:45, 69F
→
03/17 05:45, 1年前 , 70F
03/17 05:45, 70F
→
03/17 05:46, 1年前 , 71F
我隨便找找只能找到這個VHDL-AMS....你可以試著改
03/17 05:46, 71F
→
03/17 09:40, 1年前 , 72F
不過我是覺得搞sram不用那麼複雜喇，pi model掛一掛用m
03/17 09:40, 72F
→
03/17 09:40, 1年前 , 73F
化簡就差不多了
03/17 09:40, 73F
→
03/17 09:41, 1年前 , 74F
只是老師要求就沒辦法
03/17 09:41, 74F
推
03/17 12:12, 1年前 , 75F
其實這就是問題 要看用途是什麼....
03/17 12:12, 75F
→
03/17 20:12, 1年前 , 76F
hspice macro用法 很麻煩嗎？我以為只是在netlist 裡 in
03/17 20:12, 76F
→
03/17 20:12, 1年前 , 77F
clude verilog-a檔 這樣，難道沒有那麼簡單嗎？ 還有
03/17 20:12, 77F
→
03/17 20:12, 1年前 , 78F
用macro 有可能速度快十倍嗎？
03/17 20:12, 78F
→
03/18 12:39, 1年前 , 79F
就你還要去寫他的模型
03/18 12:39, 79F
→
03/18 12:40, 1年前 , 80F
Pi model放一放直接就能跑了
03/18 12:40, 80F
推
03/18 13:44, 1年前 , 81F
pi 是還蠻快的 但就要看他老板要看啥....
03/18 13:44, 81F
→
03/20 00:39, 1年前 , 82F
好的！感謝兩位 大大 我先試試看好了
03/20 00:39, 82F
‣ 更多 slo20195 的文章
文章代碼(AID): #1a24fWpZ (Electronics)