作者查詢 / lingege32

總覽項目: 發文 | 留言 | 暱稱
作者 lingege32 在 PTT [ Grad-ProbAsk ] 看板的留言(推文), 共224則
限定看板:Grad-ProbAsk
[理工] 台大資工106線代
[ Grad-ProbAsk ]54 留言, 推噓總分: +32
作者: qwer123073 - 發表於 2017/02/11 17:55(7年前)
42Flingege32: 2吧02/11 20:24
43Flingege32: 投影矩陣02/11 20:24
[理工] 105台聯計組 八
[ Grad-ProbAsk ]8 留言, 推噓總分: +2
作者: Awweeesome - 發表於 2017/02/10 22:15(7年前)
1Flingege32: http://imgur.com/a/5OqEe02/10 23:42
2Flingege32: http://imgur.com/a/mjzWe02/10 23:43
3Flingege32: http://imgur.com/a/8rR7K02/10 23:44
4Flingege32: 這題好像張凡說超出課本範圍 有sector的概念02/10 23:44
5Flingege32: 本來cache是以block為單位 現在以sector為單位02/10 23:45
[理工] 102台聯大電子
[ Grad-ProbAsk ]8 留言, 推噓總分: +1
作者: stevem2266 - 發表於 2017/02/10 15:15(7年前)
3Flingege32: 你vs 虛短路過來02/10 15:33
4Flingege32: 然後在節點02/10 15:33
5Flingege32: 流經D1電流要小於流經電阻阻值2的電流02/10 15:33
6Flingege32: 因為你有不知名經由D2電流流出來跑到地02/10 15:33
[理工] 106南交工數
[ Grad-ProbAsk ]8 留言, 推噓總分: +3
作者: lawrence022 - 發表於 2017/02/09 22:18(7年前)
1Flingege32: 我網路上找到的是說 natural response是齊性解 forced02/09 23:10
2Flingege32: forced 是特解的意思02/09 23:10
3Flingege32: https://goo.gl/zzGrJt02/09 23:11
8Flingege32: 要唷 我那個網址有說要把初始值代入02/10 08:04
[理工] 電子 濾波器
[ Grad-ProbAsk ]6 留言, 推噓總分: +5
作者: bill831201 - 發表於 2017/02/09 21:20(7年前)
2Flingege32: 右邊鉛筆筆跡是你的算式吧 我跟你一樣覺的是-9002/09 23:18
6Flingege32: 哦!對耶 sa大厲害02/10 12:17
[理工] 104台聯線代
[ Grad-ProbAsk ]17 留言, 推噓總分: +9
作者: WeiChunYe - 發表於 2017/02/09 10:01(7年前)
3Flingege32: 我也覺得B對02/09 10:10
4Flingege32: D的話我記得是因為是ode之解才會那樣02/09 10:10
5Flingege32: 齊性ode只有 指數 ,sin cos 跟 1 x x^2...三種解02/09 10:10
6Flingege32: 他們剛好wronskian完都可以恆不等於002/09 10:10
[理工] 103南交電子學
[ Grad-ProbAsk ]16 留言, 推噓總分: 0
作者: work0512 - 發表於 2017/02/09 00:03(7年前)
5Flingege32: 樓上 他問第二題 你解two stage幹嘛哈哈哈02/09 00:50
6Flingege32: 用channel length modulation02/09 00:54
7Flingege32: I=K(vgs-vt)^2 *(1+vds/va)02/09 00:54
8Flingege32: 兩個電流跟vds帶入 有兩個方程式 相除 K跟(vgs-vt)會02/09 00:54
9Flingege32: 消掉 求出VA02/09 00:54
10Flingege32: 然後把VDS代0求出I02/09 00:54
11Flingege32: ro=VA/I02/09 00:54
12Flingege32: 第三題那個是VA的倒數02/09 00:54
13Flingege32: 我覺得應該是這樣算的02/09 00:55
[理工] 計組 TLB
[ Grad-ProbAsk ]68 留言, 推噓總分: +10
作者: ab830921 - 發表於 2017/02/05 23:24(7年前)
15Flingege32: dirty bit 表明置換page時要不要寫入disk02/06 01:07
16Flingege32: reference bit才是給LRU的02/06 01:07
17Flingege32: TLB和page table的 valid bit是一樣的02/06 01:09
18Flingege32: 就是你看到這個entry時 他看到valid是0就表示 page fa02/06 01:09
19Flingege32: ult了02/06 01:09
[理工] 105中興計組
[ Grad-ProbAsk ]10 留言, 推噓總分: 0
作者: Awweeesome - 發表於 2017/02/05 22:10(7年前)
9Flingege32: 全部應該是要把array[0]~array[size]填0吧02/06 01:20
10Flingege32: 我也覺得是 add a002/06 01:20
[理工] 105 中興線代
[ Grad-ProbAsk ]32 留言, 推噓總分: +2
作者: Awweeesome - 發表於 2017/02/05 16:49(7年前)
14Flingege32: 可以請問yu大這樣證明要怎麼證明除了相同特徵值以外的02/05 17:27
15Flingege32: 特徵值都是0阿 因為只證明了相等02/05 17:27
22Flingege32: 喔喔喔大概知道意思了02/05 18:04
23Flingege32: 太感恩了!!02/05 18:04
31Flingege32: 我也是這樣想 你在證明的時候已經令特徵值不等於零了02/05 19:50
32Flingege32: 所以除了相同特徵值以外多出來的特徵值當然都是零了02/05 19:50