作者查詢 / hero411349
作者 hero411349 在 PTT [ Electronics ] 看板的留言(推文), 共81則
限定看板:Electronics
看板排序:
2F推: 樓上牛頭不對馬尾,這長度不用考慮傳輸線特性,但要12/28 06:52
3F→: 考慮線的RCCloading造成swing太小的問題,swing太小ji12/28 06:52
4F→: tter會變嚴重12/28 06:52
4F→: 你的第二個算法看不懂邏輯,Aob是啥,為啥能跟ro2.RL10/16 16:57
5F→: 串聯? Rin2阻抗是(RL+ro)/1+(gm+gmb)ro,從V到Vo增益10/16 16:59
6F→: 就只要Rin2跟RL分壓就好了,為什麼要搞一個Aob?10/16 17:01
7F→: 更正:V/Rin2轉導成往上電流,再乘上RL就好10/16 17:06
8F→: 另外你如果剛學電子學,要考試的話,這種算法只會讓你10/16 17:10
9F→: 落榜,看你的小訊號模型至少底子還不錯10/16 17:10
10F→: 以後算增益請只看輸入端的轉導,此題是gm110/16 17:31
11F→: 跟最後輸出端看到的輸出阻抗相乘就好10/16 17:33
12F→: 此題是RL//(ro1+ro2+(gm2+gmb2)ro1ro2)10/16 17:34
13F→: 還有你正解的輸出阻抗錯囉,少一個gmb2,是我上面那樣10/16 17:51
25F→: 整體Gm是轉導流到輸出端的電流,我忽略了從ro1分流的10/17 18:48
26F→: 部分,不過基本上Gm跟gm1非常接近,通常考試是給你各10/17 18:50
27F→: 參數值算一個答案出來,實務上電路的非理想效應像是10/17 18:51
28F→: 非線性或者短通道等等的誤差早就比這個少算的微小值10/17 18:53
29F→: 多不知道多少,你算出來的答案近似後面小數點後幾位10/17 18:55
30F→: 不一樣,改考卷的根本不會在意,畢竟電子學就是一門10/17 18:55
31F→: 近似科學,當然你目前要讀通都算很仔細是態度很好的10/17 18:56
4F推: 嗨小妹,1.OP負回授2.看妳樣子是畫DC bias電路,OP其05/29 17:26
5F→: 中一個輸入端怎麼會接地 3.這點就不影響fall, 但你這05/29 17:26
6F→: 個BJT毫無意義,沒有emitter degenerated電阻,BJT製05/29 17:26
7F→: 程參雜濃度變異超大,每顆Beta隨便都差三四倍,沒dege05/29 17:26
8F→: nerated電阻你怎麼定義放大倍率?再者偏壓電流也沒定05/29 17:26
9F→: 義大概也飄超大,正確作法下面麻煩掛一個電流源定義bi05/29 17:26
10F→: as, 再接一個旁通電容出去接degenerated電阻定義放大05/29 17:26
11F→: 倍率05/29 17:26
17F→: 什麼,電流變大增益變小不是課本就有的常識嗎,gm=sqr05/06 16:23
18F→: t(kn*I), ro=VA/I, gm*ro你覺得隨電流變大還變小?05/06 16:23
20F噓: 為何驅動電流變大,VDS會變大= =?電流變大乘上下03/22 18:31
21F→: 面的電阻不是電壓上升嗎?基本電子學觀念不太OK。如果03/22 18:31
22F→: 你要用電阻分壓的概念來看,只有當power mos進入三極03/22 18:31
23F→: 管區時才能當作一個阻值,三極管區Vgs變大,等校阻抗03/22 18:31
24F→: 值會變得很小如同開關,只會把Vout拉到快VDD而已且無03/22 18:31
25F→: 負回授放大功能,03/22 18:31
2F推: 樓上,串起來是四階不是二階02/11 20:02
3F推: 輸出是雙端不是單端,你這是算一邊看到的輸出阻抗,02/11 19:53
4F→: 麻煩把輸出測試電壓源的負端從地換到差動另一邊輸出點02/11 19:53
2F推: jw=s, 拉普拉斯反轉換回時域就好01/18 02:54
21F推: 通常gm2調高寬長比變大,gm2ro2本質增益是定值所以輸12/19 16:32
22F→: 出阻抗與增益跟M2大小沒關係,gm2大可減少從ro1ro2分12/19 16:32
23F→: 流掉的轉導電流讓電壓增益不會掉,也可減輕M1的米勒電12/19 16:32
24F→: 容效應讓頻寬變好12/19 16:32
25F→: 不過現在沒有人設計放大器輸入端是你這種架構,直接12/19 16:39
26F→: 對天與地的Mos通常L要很長抵抗天與地的雜訊,而輸入12/19 16:39
27F→: 端的轉導卻是希望越大越好W要很大,跟上一個需求相反12/19 16:39
28F→: ,W大同時也降低flicker noise與製成變異所以一般都是12/19 16:39
29F→: pmos當輸入端,更別說你這架構輸入擺幅範圍小線性度一12/19 16:39
30F→: 定不好,最好還是用pmos輸入的折疊架構吧12/19 16:39
11F→: 1M拿掉?拿掉就是一個反向器連bias都沒辦法還需要算?12/19 16:04
12F→: 你上下兩個mos gm一樣當作一顆220的就好,基本電子學12/19 16:09
13F→: 可以知道輸入阻抗是(RF+RL)/1+gmRL。 =1005/1101K,12/19 16:09
14F→: 輸出阻抗一樣12/19 16:09