作者查詢 / EvilYakult
作者 EvilYakult 在 PTT [ Electronics ] 看板的留言(推文), 共27則
限定看板:Electronics
看板排序:
首頁
上一頁
1
下一頁
尾頁
1F→:這是在說有線是間接接上去的嗎?08/30 20:45
3F→:softchk 就是指soft connect 如果我沒記錯 通常是在說09/24 19:21
4F→:有連線不是直接用正常方式連接的...而是透過別的layer09/24 19:22
5F→:去做連線...像是從pick up接VDD(GND)給MOS而不是透過09/24 19:24
6F→:VDD GND 去接 類似這樣的情況.. @@"09/24 19:25
8F→:這種畫成hot well就好了不是嗎? 要注意NW的rule..08/09 23:58
9F→:HW 跟 CW是不一樣的兩條rule...08/09 23:58
9F推:哈 超厲害的!!09/07 21:37
4F→:psub2 就只是psub209/07 10:57
1F→:有沒有可能是某一層東西少畫?08/06 21:26
2F→:像是pusb2之類的定義層layer08/06 21:26
3F→:那有沒有可能spice檔轉錯? 因為psub不應該會浮接08/06 22:25
4F→:所以我猜測是跑LVS的時候辨認不到psub的電位08/06 22:26
7F→:spice有跟電路圖一樣嗎?還是你只有netlist08/06 23:09
8F→:因為floating 有可能是定義電位的layer沒畫或者是畫錯08/06 23:10
9F→:或者是線路lay錯08/06 23:10
10F→:也可能是spice轉出netlist的時候是錯的08/06 23:11
11F→:單純就psub出現floating這個問題的話08/06 23:12
12F→:所以我才會想問spice轉出的netlist跟電路有一致嗎?08/06 23:12
14F→:所以是直接拿netlist轉出元件lay成的?這樣的話netlist08/07 00:25
15F→:就不會有問題有的話LVS也看不出來08/07 00:26
16F→:這樣的話我只能猜是定義psub電位的layer沒畫好08/07 00:27
17F→:或者有問題....不過command file會有錯的機率幾乎是"0"08/07 00:27
18F→:所以你要不要再檢查看看是哪裡的layer沒處理好08/07 00:28
19F→:又如果你跑模擬沒問題的話 這個應該是沒關係...08/07 00:28
5F推:layer number要確定有一樣喔 否則要補一個mapping file09/20 19:31
6F→:去轉layer 才會是對的...09/20 19:32
首頁
上一頁
1
下一頁
尾頁