作者查詢 / elvisrod
作者 elvisrod 在 PTT [ Electronics ] 看板的留言(推文), 共29則
限定看板:Electronics
看板排序:
全部NY-Yankees263Gossiping71Japan_Travel55Electronics29ToS26Daliao20iOS20MLB13VISA13PHX-Suns9PttHistory8Mariners7Baseball6LinKou6share6Sony-style6ToS_Match6CLHu5NBA5Shu-Lin5ShuangHe5Sijhih5SongShan5HCKuo4PokeMon4PokemonGO4A-Rod3graduate3HatePolitics3tax3WorldCup3WOW3asciiart2Blog2CCChang_992CMWang2DirectSales2Rent_tao2Stock2Tech_Job2AllTogether1Braves1cksh80th3071creditcard1Disabled1Dodgers1FCSH_Club1FCU_Talk1FongShan1GIEE_BASKET1hcsh89_3061HSNU_10661Note1RedSox1SanFrancisco1wikibaseball1<< 收起看板(56)
26F推:可以附一下你的偏壓電路嗎? net0191,net0207似乎有問題12/19 01:53
2F推:沒面積考量的話就選poly吧 L搞大一點很準08/11 22:14
3F→:至於N-well電阻雖然單位面積大 但製程飄移影響會很嚴重08/11 22:14
4F→:打太快..更正一下是單位阻值不是單位面積08/11 22:16
25F推:偏壓電路VDS抓0.1~0.2 ....這是要讓電晶體操作在線性區??06/06 01:21
33F推:VOV=VGS-VTH 不等於 VDS06/06 12:17
34F→:看到VDS抓0.1~0.2 我第一個想法是用0.35製程VDD用1V..Orz06/06 12:18
35F→:不然一般來說 VDS這麼小去跑CORNER 一下子就爆掉了06/06 12:19
9F推:impedance考量, 另外線寬越大雜散電容越大會拖慢訊號05/01 18:26
1F推:QUANTIZER GAIN會影響到SDM的 LOOP GAIN,會影響到穩定度04/13 21:02
2F→:一般建議是在線性模型時就加進去考慮04/13 21:03
14F推:你的SCLK有符合1M~4MHz嗎? 我建議你可以先把CS接地03/03 23:09
15F→:另外直流輸入也可以得到輸出串列,直的大小可以約略由03/03 23:10
16F→:輸出串列的密度來判斷輸入大小03/03 23:11
8F推:你指的analog DAC應該是一般用電阻電容組成的架構吧10/30 00:55
9F→:如果要精準度高,可能要做一些calibration的技巧10/30 00:56
10F→:而Sigma-delta的優點就是就夠本身就是精準度高了,所以10/30 00:57
11F→:基本的電路就可以輕易達到resolution這個要求10/30 00:58
1F→:基本上常用的有兩種方法 一種叫IIT另一是modify z-transf11/05 23:53
2F推:要多一行指令.option ACOUT=011/05 23:51
4F推:阿 拍謝拍謝 眼殘了@@11/06 00:40
2F→:使用understanding附的程式碼求出discrete-time參數08/31 22:57
3F→:在轉成continuous-time的參數08/31 22:58
5F→:flash adc 4bit plot09/01 16:30