作者查詢 / e1090128

總覽項目： 發文 | 留言 | 暱稱
作者 e1090128 在 PTT [ Electronics ] 看板的留言(推文), 共30則
限定看板：Electronics
看板排序：
全部Electronics30C_and_CPP4Key_Mou_Pad1Notebook1StupidClown1TWICE1<< 收起看板(6)
首頁
上一頁
1
下一頁
尾頁
[請益] 數位濾波器用FPGA推薦
[ Electronics ]17 留言, 推噓總分: +5
作者: m3365789 - 發表於 2017/12/21 12:38(8年前)
15F推e1090128: 可以用Q II Web版 免費的，這題目我做過，我是用DE0多媒12/29 20:09
16F→e1090128: 體板，大概兩三千到三四千，他有adda板，要另外買，有寫12/29 20:09
17F→e1090128: 高速的那個就是了12/29 20:09
[請益] verilog if裡的敘述沒有全部執行
[ Electronics ]48 留言, 推噓總分: +15
作者: e1090128 - 發表於 2017/11/20 22:28(8年前)
6F→e1090128: 我是用quartus裡的vwf跑的，但跑完後發現只有上面那三個11/21 09:22
7F→e1090128: 有顯示出來，其他兩個腳位還是XX，所以判斷式應該沒問題11/21 09:22
10F→e1090128: 那在請問一下，如果顯示U代表甚麼意思?11/21 14:24
13F→e1090128: michael有寫過verilog嗎？你知道RTL層級的寫法嗎？你知11/21 15:08
14F→e1090128: 道if也是verilog裡的語法嗎？11/21 15:08
29F→e1090128: 請問大大if沒有像我這樣用是甚麼意思，正常的寫法是如何11/22 00:04
[請益] verilog條件運算子問題請教
[ Electronics ]54 留言, 推噓總分: +16
作者: e1090128 - 發表於 2017/10/11 16:03(8年前)
7F→e1090128: wire oDATA是試驗時用的，應該可以不需要，chg寫reg 是10/11 22:02
8F→e1090128: 因為有寫在always 裡，但怕是判別式裡不能用reg 才有改10/11 22:02
9F→e1090128: 成wire10/11 22:02
13F→e1090128: 有問題的就是assign那條不能用條件運算子使用，會出錯，10/11 23:06
14F→e1090128: 想知到為什麼不能這樣使用，並想知到如何解決，因為我看10/11 23:06
15F→e1090128: 到的書都沒有寫到這部分，感謝10/11 23:06
24F→e1090128: J大的這方法試過了也不太行10/12 16:32
43F→e1090128: 謝謝bakerly和ericute兩位大大的提醒，問題真的是出在al10/13 16:54
44F→e1090128: always裡，因為chg訊號不同步而出錯，現已修正好成功了10/13 16:55
45F→e1090128: 因為我是自己學，實驗室也沒有其他人會，在網路上也找10/13 16:56
46F→e1090128: 不太到相關的論壇可以問問題，如果有人知道相關的10/13 16:58
47F→e1090128: verilog請跟大家一起分享學習一下，謝謝10/13 16:58
51F→e1090128: 我是覺得編譯器不過的還有方向，但過了後有結果錯誤就很10/13 21:36
52F→e1090128: 麻煩了10/13 21:36
[請益]使用 Verilog寫算平均的電路問題請教
[ Electronics ]16 留言, 推噓總分: +4
作者: e1090128 - 發表於 2017/09/29 16:05(8年前)
1F→e1090128: 程式碼還不太會排版請見諒09/29 16:09
3F→e1090128: 有喔，超過2399變回160109/29 20:45
4F→e1090128: 但我是模擬時連輸出都沒有，上面標示叉叉09/29 20:46
7F→e1090128: verilog記得沒有設初始它會自動設為010/03 13:44
8F→e1090128: 我後來有加初始後，在time simulation也是跑不出來10/03 13:45
10F→e1090128: 跟原本一樣，沒有差別10/04 11:51
16F→e1090128: 各位我解決了，是計算的問題，用assign 就可以運作了10/07 12:34
首頁
上一頁
1
下一頁
尾頁