作者查詢 / dasala

總覽項目：發文 | 留言 | 暱稱

作者 dasala 在 PTT [ Electronics ] 看板的留言(推文), 共29則

限定看板：Electronics

首頁

尾頁

[問題] FPGA新手問題

[ Electronics ]13 留言, 推噓總分: +6

作者: grassocean - 發表於 2016/08/22 20:59(9年前)

6^F推dasala: very cute08/23 00:00

[討論] 為什麼一定要0和1

[ Electronics ]38 留言, 推噓總分: +12

作者: a22326284 - 發表於 2016/04/06 20:35(9年前)

16^F推dasala: 快閃記憶體MLC就算是一種了吧04/06 23:22

[問題] verilog 乘法的小問題...

[ Electronics ]12 留言, 推噓總分: +3

作者: StrKO - 發表於 2016/03/31 21:01(9年前)

8^F推dasala: cordic電路哦？04/01 12:17

[問題] 請問有關Systemverilog的書或教學

[ Electronics ]7 留言, 推噓總分: +1

作者: CCMAKE - 發表於 2015/10/23 16:06(10年前)

1^F推dasala: 是要弄UVM嗎10/23 16:08

[問題] 同clock period,同clock source,卻不同步

[ Electronics ]9 留言, 推噓總分: +5

作者: ccoococo - 發表於 2015/09/27 18:50(10年前)

9^F推dasala: 受益09/30 09:45

[問題] USB 讀不到重開機就讀的到??

[ Electronics ]5 留言, 推噓總分: +2

作者: poo123456 - 發表於 2015/03/29 00:44(10年前)

3^F推dasala: 裝置管理員看看有沒有unknow device，如果連這個都沒有，04/06 19:14

4^F→dasala: 那就是連一開始電器的handshake都沒作04/06 19:14

5^F→dasala: *電氣04/06 19:15

[問題] verilog waveform問題

[ Electronics ]40 留言, 推噓總分: +13

作者: andy433268 - 發表於 2014/12/17 14:17(11年前)

20^F推dasala: 回原po，它不是一行做完再做下一行的…是同步進行，建議你12/17 21:47

21^F→dasala: 去讀一些基本verilog的書，你的觀念錯很嚴重12/17 21:47

37^F推dasala: 你在else後面在用begin end包起來試看看12/18 19:41

38^F推dasala: 你應該是用windows平台吧，用modelsim模擬就可以了，不要12/18 19:45

39^F→dasala: 用quartuz12/18 19:45

40^F→dasala: 也可以在所有non-blocking後加#1，或合進FPGA用示波器量12/18 21:22

[問題] FPGA的Debug問題

[ Electronics ]20 留言, 推噓總分: +4

作者: gn00446610 - 發表於 2014/06/26 21:20(11年前)

4^F推dasala:拉到pin角上看，design的時候把些關鍵訊號拉出來06/26 22:37

Re: [問題] verilog reset問題

[ Electronics ]12 留言, 推噓總分: +4

作者: Leadgen - 發表於 2014/06/01 11:47(11年前)

1^F推dasala:reset好像沒宣告，敲兩T是怕metastable嗎？但是i_rst,還是06/01 15:44

2^F→dasala:會有問題06/01 15:44

3^F推dasala:sorry,原本宣告在原po的發文裡06/01 15:48

4^F→dasala:同步reset_r,應該是H觸發吧06/01 16:24

[問題] verilog 按鈕語法

[ Electronics ]7 留言, 推噓總分: +1

作者: light0617 - 發表於 2014/06/01 09:44(11年前)

1^F推dasala:我看了一下你３１號發的文，下面A大的code就可以達到你的要06/01 10:13

2^F→dasala:求，你要先確定你的FPGA按的按鈕，按下去是１還是０。還有06/01 10:13

3^F→dasala:你的這種coding方式是很有問題的，verilog不是c語言，你可06/01 10:13

4^F→dasala:能可以模擬的出來，但實現不了。一個reg只要用一個always b06/01 10:13

5^F→dasala:lock去控制就好。06/01 10:13

首頁

尾頁