Re: [請益] CDR 各種問題 文長請耐心觀看

看板comm_and_RF作者 (周大俠)時間6年前 (2017/07/31 03:34), 編輯推噓5(5042)
留言47則, 2人參與, 最新討論串2/2 (看更多)
請問Xeaper大,PD在transfer中不就是做相位相減的動作嗎?,請問兩者的不同如何在 transfer function中表示呢?有任何文獻可以參考嗎?我是用BBPD,jitter transfer中 直接以Icp/2/pi表示PD的增益,之前有看過JLee發表的modeling of bang bang CDR ,裡面 提到超過BBPD的線性區會有slewing的現象,請問您指的是這個嗎? -- ※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 140.114.108.172 ※ 文章網址: https://www.ptt.cc/bbs/comm_and_RF/M.1501443267.A.A0A.html

08/01 01:50, , 1F
bbpd的線性區跟系統noise會有關,而且這
08/01 01:50, 1F

08/01 01:50, , 2F
區間應該不大,當你在測jtl極限時,你打
08/01 01:50, 2F

08/01 01:50, , 3F
的sj amp早已超過線性區,因此bbpd會發生s
08/01 01:50, 3F

08/01 01:50, , 4F
lewing, 因此用非線性分析比較合乎常理
08/01 01:50, 4F

08/01 02:03, , 5F
bbpd 的jtf跟linear pd之所以不同是因為
08/01 02:03, 5F

08/01 02:03, , 6F
當sj打的頻率越高時,bbpd會發生slewing,
08/01 02:03, 6F

08/01 02:03, , 7F
因此這時候bbcdr所反映出來的jtf bw跟sj a
08/01 02:03, 7F

08/01 02:03, , 8F
mp有關,因此你很難參照jtf去設計bbcdr,
08/01 02:03, 8F

08/01 02:03, , 9F
除非規格內有定義jtf的測試是在 sj amp固
08/01 02:03, 9F

08/01 02:03, , 10F
定的情況下進行,像是sata就有定義sj amp,
08/01 02:03, 10F

08/01 02:03, , 11F
但沒關係同常serdesrx端比較多看jtl拉,b
08/01 02:03, 11F

08/01 02:03, , 12F
bcdr jtl可以參照jri lee的cdr analysis p
08/01 02:03, 12F

08/01 02:03, , 13F
aper, 但實際你在做的時候會有latency ,ph
08/01 02:03, 13F

08/01 02:03, , 14F
ase noise, kp/ki mismatch, Iq offset, d
08/01 02:03, 14F

08/01 02:03, , 15F
ata isi等問題會惡化jtl
08/01 02:03, 15F

08/01 02:15, , 16F
至於你上一篇有提到bw大jtl好, 但recover
08/01 02:15, 16F

08/01 02:15, , 17F
clk jitter大, 反之則相反,我個人是認
08/01 02:15, 17F

08/01 02:15, , 18F
為啦,cdr是看tracking ability , 跟pll
08/01 02:15, 18F

08/01 02:15, , 19F
有點不同,pll是要clk jitter performance
08/01 02:15, 19F

08/01 02:15, , 20F
好, 但cdr要jtl好,你如果cdr 的clk都追
08/01 02:15, 20F

08/01 02:15, , 21F
不上data的變動,那jitter做的在小都是枉然
08/01 02:15, 21F

08/01 02:15, , 22F
,因此cdr的bw做大點會比較好,但是阿,
08/01 02:15, 22F

08/01 02:15, , 23F
做太大你會發現高頻jtl會惡化的很快,因
08/01 02:15, 23F

08/01 02:15, , 24F
此有個trade off,你會發現規格定義大多jt
08/01 02:15, 24F

08/01 02:15, , 25F
l的高頻轉折點都在1-20MHz之間,至於你如
08/01 02:15, 25F

08/01 02:15, , 26F
果把bw做高導致clk抖很大,其實也不用太
08/01 02:15, 26F

08/01 02:15, , 27F
擔心啦,過s2p能正常解到低速就沒問題了,
08/01 02:15, 27F

08/01 02:15, , 28F
數位那邊很慢的,不怕。
08/01 02:15, 28F

08/01 02:24, , 29F
如果要做bbcdr穩定度也是要考量,可以參
08/01 02:24, 29F

08/01 02:24, , 30F
考walker的paper, 裡面有個stability fact
08/01 02:24, 30F

08/01 02:24, , 31F
or 跟 damping factor不同,它只是一個概
08/01 02:24, 31F

08/01 02:24, , 32F
念,讓你知道你的kp必須大於ki,否則jtl在
08/01 02:24, 32F

08/01 02:24, , 33F
轉折處會下探,至於要大多少就跑跑行為模
08/01 02:24, 33F

08/01 02:24, , 34F
擬吧,基本上我覺得只要確保jtl沒有下探
08/01 02:24, 34F

08/01 02:24, , 35F
的太嚴重應該就可以了,另外,bbcdr濾波
08/01 02:24, 35F

08/01 02:24, , 36F
器只會用r串c並聯那個小c要拿掉,不然kp會
08/01 02:24, 36F

08/01 02:24, , 37F
等校被衰減,jtl中頻會下探。
08/01 02:24, 37F

08/01 02:48, , 38F
至於vco phase noise要給多少可能就比較
08/01 02:48, 38F

08/01 02:48, , 39F
麻煩了,如果你是linear cdr那還好處理,
08/01 02:48, 39F

08/01 02:48, , 40F
如果是bbcdr要跑個行為才能比較精準的算出
08/01 02:48, 40F

08/01 02:48, , 41F
jtl(要把vco帶入pn),或是簡單估算一下把v
08/01 02:48, 41F

08/01 02:48, , 42F
co pn 從jtl轉折點小十倍的頻率積分到高頻
08/01 02:48, 42F

08/01 02:48, , 43F
,得出rj, 無noise jtl-14rj=有noise jtl
08/01 02:48, 43F

08/01 02:48, , 44F
(Ber 10-12) 僅現,高頻jtl才能這樣算
08/01 02:48, 44F

08/12 15:50, , 45F
謝謝xpear大,後來我的電路鎖上了
08/12 15:50, 45F

08/12 15:51, , 46F
之前所不上的原因發現是終點頻率的電壓太
08/12 15:51, 46F

08/12 15:52, , 47F
高了,鎖上後jitter就有照著設計的變化
08/12 15:52, 47F
文章代碼(AID): #1PVZJ3eA (comm_and_RF)
文章代碼(AID): #1PVZJ3eA (comm_and_RF)