Re: [問題] RF-pcb layout 50歐姆問題
※ 引述《jack6904 (愛迪生)》之銘言：
: 放在這不知道有無違反版規
: 若有的話,還請告知,我會自刪
: 今日與我家長官討論RF PCB- Layout
: 基本上trace跟疊構都要匹配成50歐姆
: 可以用軟體計算(polar)
: 老大忽然問了一句,如果線寬變大了
: 妳要調整哪邊才能匹配成50歐姆
: (gap?高度?...?)
: 後來我用軟體模擬 線寬5mil改到13mil
: 可是匹配質似乎不影響(沒變)
: 各位板上菁英是我弄錯了嗎
: 蠻好奇的
: 如果線寬變大,直接影響的是哪邊?
: 還請求解
線寬變大 阻抗下降
如果你要調回50歐姆
那就是你訊號線跟Ref GND的Gap要拉大
所以你常會聽到Layout工程師說挖空挖空
就是這意思
如果是走表層 Microstrip Line
本來以Layer2為Ref GND 線寬變大後 為了挖空
其Ref GND就可能變成Layer3
挖空的好處是
1. Insertion Loss變小 因為線寬變大
2. 降低訊號線跟Ref GND的寄生效應
3. 每片PCB的阻抗較一致 因為PCB板廠洗板子 線寬肯定有製程誤差
你如果線寬太窄 誤差給你個0.1mil 就會有影響了
這尤其在工廠量產時最明顯 會有良率問題 因為每片PCB的阻抗都不一致
壞處當然就是占空間
--
標題 Re: [請益] 適合口才不好的工作 ?
大體化妝師 清潔隊員 燈塔看守員
推
,
--
※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 220.132.62.158
※ 文章網址: https://www.ptt.cc/bbs/comm_and_RF/M.1468458892.A.400.html
推
07/14 11:51, , 1F
07/14 11:51, 1F
推
07/14 12:42, , 2F
07/14 12:42, 2F
推
07/14 14:57, , 3F
07/14 14:57, 3F
推
07/28 16:02, , 4F
07/28 16:02, 4F
→
07/28 16:03, , 5F
07/28 16:03, 5F
→
07/28 16:03, , 6F
07/28 16:03, 6F
大大 你是對的 囧
我拿我之前案子Stacking算了一下
http://imgur.com/a/TBEF8
挖空後的寄生效應還比較大................
看來還是要計算過後才知道 因為d拉大跟A變大都會有影響
感謝指正
※ 編輯: T3T (220.132.62.158), 07/28/2016 21:54:10
推
07/29 10:15, , 7F
07/29 10:15, 7F
→
07/29 10:15, , 8F
07/29 10:15, 8F
推
08/07 16:45, , 9F
08/07 16:45, 9F
討論串 (同標題文章)
本文引述了以下文章的的內容：
完整討論串 (本文為第 2 之 2 篇)：