看板 [ comm_and_RF ]
討論串[問題] RF-pcb layout 50歐姆問題
共 2 篇文章
內容預覽： 開啟 | 關閉 | 只限未讀
首頁
上一頁
1
下一頁
尾頁
#2
Re: [問題] RF-pcb layout 50歐姆問題
推噓6(6推 0噓 3→)留言9則，0人參與, 最新作者T3T (G.S.M.W)時間9年前 (2016/07/14 09:14), 9年前編輯資訊
0
0
1
內容預覽:
線寬變大 阻抗下降. 如果你要調回50歐姆. 那就是你訊號線跟Ref GND的Gap要拉大. 所以你常會聽到Layout工程師說挖空挖空. 就是這意思. 如果是走表層 Microstrip Line. 本來以Layer2為Ref GND 線寬變大後 為了挖空. 其Ref GND就可能變成Layer3
(還有405個字)
#1
[問題] RF-pcb layout 50歐姆問題
推噓5(6推 1噓 5→)留言12則，0人參與, 最新作者jack6904 (愛迪生)時間9年前 (2016/07/06 23:31), 9年前編輯資訊
0
0
0
內容預覽:
放在這不知道有無違反版規. 若有的話,還請告知,我會自刪. 今日與我家長官討論RF PCB- Layout. 基本上trace跟疊構都要匹配成50歐姆. 可以用軟體計算(polar). 老大忽然問了一句,如果線寬變大了. 妳要調整哪邊才能匹配成50歐姆. (gap?高度?...?). 後來我用軟體模
(還有144個字)
首頁
上一頁
1
下一頁
尾頁