看板 [ Stock ]
討論串[新聞] A9訂單掀牌 台積本月量產
共 5 篇文章
首頁
上一頁
1
下一頁
尾頁

推噓13(14推 1噓 21→)留言36則,0人參與, 7年前最新作者dolou (小新)時間10年前 (2015/06/11 15:35), 編輯資訊
0
0
0
內容預覽:
依我在GG與豬屎屋十幾年的經驗(目前已經離開那鬼地方了). 覺得這新聞有點鬼扯. 怎麼會是產出後才知道三星的尺寸比較大. 一般設計晶片是這樣的. fab晶圓廠必須提供design rule給豬屎屋. 豬屎屋在使用spice模擬設計好電路之後(在豬屎屋大部分時間都做這部分). 再來是由layout工程
(還有276個字)

推噓18(18推 0噓 21→)留言39則,0人參與, 7年前最新作者hoyo992 (hoyo992)時間10年前 (2015/06/11 00:20), 編輯資訊
0
0
0
內容預覽:
本魯正好兩種製程都碰過,大家實在太小看三星的製程能力,14奈米的poly pitch 比台積16還小,std cell 跟記憶體這種佔面積80趴以上的東西,當然是用min pitch去畫,整體面積當然比台積小 ,今天台積是靠良率才能跟三星打到55波,. 兩家公司的rule結然不同. 台積16n:一開
(還有124個字)

推噓39(39推 0噓 21→)留言60則,0人參與, 7年前最新作者pickchu22001 (天啊~無薪假~)時間10年前 (2015/06/10 21:40), 10年前編輯資訊
0
0
1
內容預覽:
14 nm, 16 nm 講的不是所有 layer 都用到這麼小的 dimension, 通常只有一些. critical layer 才會用到最小尺寸, 像是 Diffusion, gate或 contact. 光罩有分等級. 的,不會有人每層都用到最高級,除了成本暴增外, fab 廠 throu
(還有732個字)

推噓9(9推 0噓 7→)留言16則,0人參與, 7年前最新作者alertalert (我需要突破)時間10年前 (2015/06/10 20:56), 編輯資訊
0
0
1
內容預覽:
chip不都由apple設計的嗎?. 為何要試產後才知道chip size差異?. 不太了解,有專業人士可以說明嗎?. 但據業界人士表示,台積電及三星的試產版本在5月底送出後,運算效能沒有太大差異,但三星14奈米試產的處理器晶片尺寸,居然比台積電16奈米試產晶片尺寸還大。也因此,考量到A9處理器進入
(還有20個字)

推噓22(23推 1噓 21→)留言45則,0人參與, 7年前最新作者gethappiness (得到幸福)時間10年前 (2015/06/10 20:49), 編輯資訊
0
0
1
內容預覽:
1.原文連結:http://goo.gl/8Sq1Fm. 2.原文內容:蘋果新一代iPhone採用的A9應用處理器的晶圓代工訂單之爭,台積電確定搶得頭香!台積電3月已開始進行A9處理器的小量試產,5月底產出的處理器的運算效能及良率均優於競爭對手,因此正式獲得蘋果訂單,並自6月起正式以16奈米鰭式場效
(還有830個字)
首頁
上一頁
1
下一頁
尾頁