Re: [討論] 有人是從寫algo轉ic design的嗎
其實我是覺得語言可以進公司學。
其實邏輯設計找本書來看，
code其實直接看同事寫好的code,
從現成的design學比較快，
我一開始不會perl, 也不會tcl
從現有的東西邊看邊google就可以了，常用的指令其實只有那幾個。
verilog主要是 blocking non blocking的觀念要有。
現在大公司其實只要能從現有的東西學，都可以活的下去
※ 引述《ggg12345 (ggg)》之銘言：
: ※ 引述《wcshiu (福留的精彩守備)》之銘言：
: : : 轉數位ic design有什麼還要學的嗎
: : 我也是研所兩年沒摸過IC出社會才轉Design的
: : 從SW轉Design要學:
: : 基本的電子學
: : 半導體製程流程
: ======
: 以上就是跟技概同一類的基礎知識.
: 以下就是傳統的軟體或演算法是一串循序的單一運作, 而硬體的電路
: 是可以多個資料流同時對不同的數據進行處理. 現今的處理器硬體對
: 不同指令的執行是不等總長度的clock數, 所以軟體的指令執行時間
: 是不等長度. 這使得 pipleline 的平行處理難以被編排出來.
: 兩者的主要差異就在 串列循序執行 與 可多個資料流同時並行, 管
: 線下的並行需要時鐘控制每個 functional block 對資料的進出.
: 這一切的檢核可以經由 CAD Tool 協助.
: IC設計的致命傷就是完成的 IC 無法照預定方式進行控制處理, 此種
: 狀況的發生常是銜接處的界面發生非預期的功能, 此時需要其他手段
: 來進行特別次序的處理.
: : 處理器架構(使用↗實體化)
: : 各種介面protocal(使用↗實體化)
: : 丟掉一些寫應用程式的寫法
: : 要有Blocking的觀念
: : 一個cycle可以做好幾件事情
: : 不是一堆cycle只做了一個指令
: =======
: 這就是sequential operation 與 parallel operation 的差異.
: 硬體化其實就是平行化!
: : 然後就有timing的觀念
: : 初學大概就這些吧
: : 以後的就自然知道了
: : : 還有perl在豬屎屋真的常用嗎
: : VLSI 模擬合成驗証都會用到
: : 在處理一堆很龐大的東西時事半功倍
: : 沒有perl也大多是可以繼續go下去
: : 多費一點工而已
-----
Sent from JPTT on my Samsung SM-N900U.
--
※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 36.226.99.49
※ 文章網址: https://www.ptt.cc/bbs/Soft_Job/M.1462547560.A.398.html
討論串 (同標題文章)
本文引述了以下文章的的內容：
完整討論串 (本文為第 5 之 5 篇)：