看板 [ Programming ]
討論串[問題] Verilog中 always語法的問題
共 3 篇文章
內容預覽： 開啟 | 關閉 | 只限未讀
首頁
上一頁
1
下一頁
尾頁
#3
Re: [問題] Verilog中 always語法的問題
推噓0(0推 0噓 0→)留言0則，0人參與, 最新作者evilmagic (好喜歡虎小妹妹)時間17年前 (2008/10/30 20:48), 編輯資訊
0
0
0
內容預覽:
sensitivity list 沒寫全. always@(f or s4 or s3 or s5). = 右邊的變數都要列上去. 因為上次那種寫法很笨. 建議直接用 verilog 2001 語法. always@*. 或是. always@(*). 直接用 assign 也行. 不過下面的寫法有
(還有53個字)
#2
Re: [問題] Verilog中 always語法的問題
推噓0(0推 0噓 0→)留言0則，0人參與, 最新作者jalamorm (加拉摩)時間17年前 (2008/10/30 20:10), 編輯資訊
0
0
0
內容預覽:
我不知道問題在哪，. 但是為了防止有 latch 產生，. 建議把 if-else statement 改成完整的寫法。. always @(f). begin. if (f[25] == 1'b0). output = f + s4 + s3;. else. output = f + s3 + s
#1
[問題] Verilog中 always語法的問題
推噓0(0推 0噓 0→)留言0則，0人參與, 最新作者ashin42 (second)時間17年前 (2008/10/30 16:03), 編輯資訊
0
0
0
內容預覽:
各位好 我在verilog中遇到了always 語法的問題. 遇到問題大致如下 我寫了一段程式碼. 但是我的第一個input f 進來後 第一個output卻沒有值. 且在第二個input f 進來運算後. 第二個output的運算 f + s4 + s3. 會加到第一個input f進來運算的s3
(還有286個字)
首頁
上一頁
1
下一頁
尾頁