[問題] VIM的make可在verilog下使用嗎?

看板Linux作者maxwellee (maxwell)時間16年前 (2009/07/24 10:14)推噓0(0推 0噓 0→)

留言0則, 0人參與討論串1/2 (看更多)

每次看到大家提到:make的功能就覺得很不錯但試不出來..我是在verilog底下用的請問一下:make 後面接的就是自己寫的程式嗎再請問有沒有人在verilog下試成功的呢? -- ※ 發信站: 批踢踢實業坊(ptt.cc) ◆ From: 203.68.162.102

文章代碼(AID): #1AQHZyND (Linux)

討論串 (同標題文章)

完整討論串 (本文為第 1 之 2 篇)：

排序：最新先 | 最舊先 | 留言數

問題

16年前, 07/24

問題

16年前, 07/24

文章代碼(AID): #1AQHZyND (Linux)