看板 [ Electronics ]
討論串[問題]請教一個晶片下線 LVS layout shorts的問題
共 2 篇文章
內容預覽： 開啟 | 關閉 | 只限未讀
首頁
上一頁
1
下一頁
尾頁
#2
Re: [問題]請教一個晶片下線 LVS layout shorts的問題
推噓7(7推 0噓 6→)留言13則，0人參與, 最新作者jamtu (月光下的智慧)時間9年前 (2016/08/08 11:53), 編輯資訊
0
0
0
內容預覽:
1. 你兩個pad中間加feeder，單跑2個PAD with feeder的LVS，看有沒有問題. 如果沒問題的話，整顆CHIP就這樣加. 面積？晶片會動比較重要。. 2. 但是你們靠那麼近這樣有辦法打線？手工打線通常要求center-to-center 100um. 3. 今天之內你可能要移除這
#1
[問題]請教一個晶片下線 LVS layout shorts的問題
推噓6(6推 0噓 38→)留言44則，0人參與, 最新作者seth781500 (我不是牛排)時間9年前 (2016/08/06 19:16), 9年前編輯資訊
0
0
1
內容預覽:
大家好~小弟現在在cic下線，. 但是做到打I/O PAD的LVS時，. 卻發現 DIN_18 和 OU02_18在LVS的結果都有layout shorts的錯誤，. 我是照學長說的，將每個I/O PAD的邊緣都放到最大，. 他們之間剛好貼在一起，. 但是卻有BUG，. 最主要是不知道為什麼i/o
(還有542個字)
首頁
上一頁
1
下一頁
尾頁