看板 [ Electronics ]
討論串[問題] verilog 語法問題
共 4 篇文章
內容預覽： 開啟 | 關閉 | 只限未讀
首頁
上一頁
1
下一頁
尾頁
#1
[問題] verilog 語法問題
推噓4(4推 0噓 1→)留言5則，0人參與, 最新作者ttpman (超級彼得)時間11年前 (2013/01/16 20:40), 編輯資訊
0
0
0
內容預覽:
這是在FB上看到別人家的期末考題，自己也不確定，想上來這邊問問大家的意見. [問] 以下兩種寫法的差異：. (1). assign D=A&&B;. always@(posedge clk) begin. C<=D;. end. (2). always@(posedge clk) C<=A&&B;.
#2
[問題] verilog 語法問題
推噓1(1推 0噓 1→)留言2則，0人參與, 4年前最新作者gecer (gecer)時間4年前 (2020/03/01 18:16), 編輯資訊
0
0
0
內容預覽:
wire cnt_kx_max_f = cnt_kx == KERNEL_SIZEX-1;. 請問這裡 "==" 的意思. --. ※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 220.142.209.241 (臺灣). ※ 文章網址: https://www.ptt.cc/bbs/Elec
#3
Re: [問題] verilog 語法問題
推噓2(2推 0噓 0→)留言2則，0人參與, 4年前最新作者m3365789 (demo)時間4年前 (2020/03/03 08:53), 4年前編輯資訊
0
0
0
內容預覽:
想問個testbench的問題，. 一般會用#將訊號delay，. 但這是以testbench定義的時間單位，. 假設單位是1ns，. 將某個輸入訊號delay 3ns就寫是#3，. 那如果要delay 3個clock cycle呢？. --. ※ 發信站: 批踢踢實業坊(ptt.cc), 來自:
(還有51個字)
#4
[問題] verilog 語法問題
推噓0(0推 0噓 1→)留言1則，0人參與, 1年前最新作者gecer (gecer)時間1年前 (2022/11/07 19:31), 編輯資訊
0
0
0
內容預覽:
問一段語法 pin_x <=#1 0. 請問這是指pin_x dely #1 之後等於0嗎?也就是等同. #1. pin_x<=0. --. ※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 220.143.199.124 (臺灣). ※ 文章網址: https://www.ptt.cc/bbs
首頁
上一頁
1
下一頁
尾頁