看板 [ Electronics ]
討論串[問題] OP 的 slew rate 與 settling time
共 2 篇文章
內容預覽： 開啟 | 關閉 | 只限未讀
首頁
上一頁
1
下一頁
尾頁
#2
Re: [問題] OP 的 slew rate 與 settling time
推噓1(1推 0噓 3→)留言4則，0人參與, 最新作者jamtu (月光下的智慧)時間13年前 (2012/06/22 02:13), 編輯資訊
0
3
0
內容預覽:
assume gm/ID = 5. wt = gm1/Cc = 3(A/V) / 6.28*1pF = 500GHz. oops你的dominant pole根本不在第一級了，不知道跑到哪裡去. 不是建立在這樣的情況下出來當然很可怕囉. 你的sampling rate是多少，回授電容是多少，要set
(還有1189個字)
#1
[問題] OP 的 slew rate 與 settling time
推噓2(2推 0噓 2→)留言4則，0人參與, 最新作者ceaserman (神采飛揚)時間13年前 (2012/06/21 19:22), 編輯資訊
0
3
0
內容預覽:
小弟我現在在實作的是 two stage fully differential Miller compensation OP. 第一級是 folded-cascode. 第二級是 一個 PMOS 串 一個 NMOS 的 commom source. 目前遇到幾個問題:. 1.. 我希望能在 2ns
(還有736個字)
首頁
上一頁
1
下一頁
尾頁