看板 [ Electronics ]
討論串[問題] verilog signed,mag轉換 與加法
共 2 篇文章
內容預覽： 開啟 | 關閉 | 只限未讀
首頁
上一頁
1
下一頁
尾頁
#2
Re: [問題] verilog signed,mag轉換 與加法
推噓1(1推 0噓 4→)留言5則，0人參與, 最新作者colinshih (Colin Shih)時間13年前 (2012/06/23 02:08), 編輯資訊
0
0
0
內容預覽:
1. comp_2 = !smag[N-1] ? smag : ~{1'b0, smag[N-2:0]}+1'b1;. 2. smag = !comp_2[N-1] ? comp_2 : {1'b1, ~comp_2[N-2:0] +1'b1};. 3. a + b, each defined re
#1
[問題] verilog signed,mag轉換 與加法
推噓0(0推 0噓 1→)留言1則，0人參與, 最新作者Ohwil (竹南之友)時間13年前 (2012/06/17 12:37), 編輯資訊
0
0
0
內容預覽:
知道verilog 2001之後才支援 reg signed, wire signed. 我有三個需求. 1. sign+mag 轉 2's complement. 2. 2's complement 轉sign+mag. 3. 2's complement 加法. 可以合成 verilog cod
首頁
上一頁
1
下一頁
尾頁